intel 4G Turbo-V FPGA IP
4G Turbo-V Intel® FPGA IP সম্পর্কে
ফরোয়ার্ড-এরর সংশোধন (এফইসি) চ্যানেল কোডগুলি সাধারণত বেতার যোগাযোগ ব্যবস্থার শক্তি দক্ষতা উন্নত করে। টার্বো কোড 3G এবং 4G মোবাইল যোগাযোগের জন্য উপযুক্ত (যেমন, UMTS এবং LTE) এবং স্যাটেলাইট যোগাযোগের জন্য। আপনি অন্যান্য অ্যাপ্লিকেশানগুলিতে টার্বো কোডগুলি ব্যবহার করতে পারেন যেগুলির জন্য ডেটা-করেপ্টিং নয়েজের উপস্থিতিতে ব্যান্ডউইথ- বা লেটেন্সি-সীমাবদ্ধ যোগাযোগ লিঙ্কগুলির উপর নির্ভরযোগ্য তথ্য স্থানান্তর প্রয়োজন৷ 4G Turbo-V Intel® FPGA IP-এ vRAN-এর জন্য একটি ডাউনলিংক এবং আপলিংক অ্যাক্সিলারেটর রয়েছে এবং এতে Turbo Intel FPGA IP অন্তর্ভুক্ত রয়েছে। ডাউনলিংক অ্যাক্সিলারেটর প্যারিটি তথ্যের আকারে ডেটাতে অপ্রয়োজনীয়তা যোগ করে। আপলিংক অ্যাক্সিলারেটর একটি যুক্তিসঙ্গত সংখ্যক চ্যানেল ত্রুটি সংশোধন করার জন্য অপ্রয়োজনীয়তাকে কাজে লাগায়।
সম্পর্কিত তথ্য
- Turbo Intel FPGA IP ব্যবহারকারী গাইড
- 3GPP TS 36.212 সংস্করণ 15.2.1 রিলিজ 15
4G Turbo-V Intel FPGA IP বৈশিষ্ট্য
ডাউনলিংক অ্যাক্সিলারেটর অন্তর্ভুক্ত:
- কোড ব্লক সাইক্লিক রিডানডেন্সি কোড (CRC) সংযুক্তি
- টার্বো এনকোডার
- এর সাথে টার্বো রেট ম্যাচার:
- সাবব্লক ইন্টারলিভার
- বিট সংগ্রাহক
- বিট নির্বাচক
- বিট ছাঁটাই
আপলিংক অ্যাক্সিলারেটর অন্তর্ভুক্ত:
- সাবব্লক ডিন্টারলিভার
- CRC চেক সহ টার্বো ডিকোডার
ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
4G Turbo-V Intel FPGA IP ডিভাইস ফ্যামিলি সাপোর্ট
Intel Intel FPGA IP-এর জন্য নিম্নলিখিত ডিভাইস সমর্থন স্তর অফার করে:
- অগ্রিম সমর্থন—আইপি এই ডিভাইস পরিবারের জন্য সিমুলেশন এবং সংকলনের জন্য উপলব্ধ। FPGA প্রোগ্রামিং file কোয়ার্টাস প্রাইম প্রো স্ট্র্যাটিক্স 10 সংস্করণ বিটা সফ্টওয়্যারের জন্য (.pof) সমর্থন উপলব্ধ নয় এবং যেমন আইপি টাইমিং বন্ধের নিশ্চয়তা দেওয়া যায় না। টাইমিং মডেলগুলি লেআউট-পরবর্তী তথ্যের উপর ভিত্তি করে বিলম্বের প্রাথমিক প্রকৌশল অনুমান অন্তর্ভুক্ত করে। টাইমিং মডেলগুলি পরিবর্তন সাপেক্ষে কারণ সিলিকন টেস্টিং প্রকৃত সিলিকন এবং টাইমিং মডেলগুলির মধ্যে পারস্পরিক সম্পর্ককে উন্নত করে৷ আপনি সিস্টেম আর্কিটেকচার এবং রিসোর্স ইউটিলাইজেশন স্টাডিজ, সিমুলেশন, পিনআউট, সিস্টেম লেটেন্সি অ্যাসেসমেন্ট, বেসিক টাইমিং অ্যাসেসমেন্ট (পাইপলাইন বাজেটিং), এবং I/O ট্রান্সফার স্ট্র্যাটেজি (ডেটা-পাথ প্রস্থ, বিস্ফোরিত গভীরতা, I/O স্ট্যান্ডার্ড ট্রেডঅফ) এর জন্য এই আইপি কোর ব্যবহার করতে পারেন। )
- প্রাথমিক সমর্থন—ইনটেল এই ডিভাইস পরিবারের জন্য প্রাথমিক সময়ের মডেল সহ আইপি কোর যাচাই করে। আইপি কোর সমস্ত কার্যকরী প্রয়োজনীয়তা পূরণ করে, কিন্তু এখনও ডিভাইস পরিবারের জন্য সময় বিশ্লেষণের মধ্য দিয়ে যেতে পারে। আপনি সাবধানতার সাথে উত্পাদন ডিজাইনে এটি ব্যবহার করতে পারেন।
- চূড়ান্ত সমর্থন—ইনটেল এই ডিভাইস পরিবারের জন্য চূড়ান্ত সময়ের মডেল সহ আইপি যাচাই করে। আইপি ডিভাইস পরিবারের জন্য সমস্ত কার্যকরী এবং সময়ের প্রয়োজনীয়তা পূরণ করে। আপনি উত্পাদন ডিজাইনে এটি ব্যবহার করতে পারেন।
4G Turbo-V IP ডিভাইস ফ্যামিলি সাপোর্ট
| ডিভাইস পরিবার | সমর্থন |
| Intel Agilex™ | অগ্রিম |
| Intel Arria® 10 | ফাইনাল |
| Intel Stratix® 10 | অগ্রিম |
| অন্যান্য ডিভাইস পরিবার | সমর্থন নেই |
4G Turbo-V Intel FPGA IP-এর জন্য তথ্য প্রকাশ করুন৷
Intel FPGA IP সংস্করণগুলি v19.1 পর্যন্ত Intel Quartus® প্রাইম ডিজাইন স্যুট সফ্টওয়্যার সংস্করণগুলির সাথে মেলে। ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন স্যুট সফ্টওয়্যার সংস্করণ 19.2 থেকে শুরু করে, ইন্টেল এফপিজিএ আইপির একটি নতুন সংস্করণ স্কিম রয়েছে। Intel FPGA IP সংস্করণ (XYZ) নম্বর প্রতিটি Intel Quartus প্রাইম সফ্টওয়্যার সংস্করণের সাথে পরিবর্তিত হতে পারে। এর মধ্যে একটি পরিবর্তন:
- X আইপির একটি প্রধান সংশোধন নির্দেশ করে। আপনি যদি ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার আপডেট করেন তবে আপনাকে অবশ্যই আইপি পুনরায় তৈরি করতে হবে।
- Y নির্দেশ করে যে আইপিতে নতুন বৈশিষ্ট্য রয়েছে। এই নতুন বৈশিষ্ট্যগুলি অন্তর্ভুক্ত করতে আপনার আইপি পুনরায় তৈরি করুন।
- Z নির্দেশ করে যে আইপিতে ছোটখাটো পরিবর্তন রয়েছে। এই পরিবর্তনগুলি অন্তর্ভুক্ত করতে আপনার আইপি পুনরায় তৈরি করুন।
4G Turbo-V আইপি রিলিজ তথ্য
| আইটেম | বর্ণনা |
| সংস্করণ | 1.0.0 |
| মুক্তির তারিখ | 2020 এপ্রিল |
4G Turbo-V পারফরম্যান্স এবং রিসোর্স ইউটিলাইজেশন
ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার v19.1 এর সাথে ডিজাইন কম্পাইল করে সম্পদের ব্যবহার এবং কর্মক্ষমতা তৈরি করেছে। শুধুমাত্র এই আনুমানিক ফলাফলগুলি FPGA সংস্থানগুলির প্রাথমিক অনুমানের জন্য ব্যবহার করুন (যেমন অভিযোজিত লজিক মডিউল (ALMs)) যা একটি প্রকল্পের প্রয়োজন৷ লক্ষ্য ফ্রিকোয়েন্সি 300 মেগাহার্টজ।
Intel Arria 10 ডিভাইসের জন্য ডাউনলিংক এক্সিলারেটর রিসোর্স ইউটিলাইজেশন এবং সর্বোচ্চ ফ্রিকোয়েন্সি
| মডিউল | fMAX (MHz) এক | এএলএম | ALUTs | নিবন্ধন করে | মেমরি (বিট) | RAM ব্লক (M20K) | ডিএসপি ব্লক |
| ডাউনলিংক এক্সিলারেটর | 325.63 | 9,373 | 13,485 | 14,095 | 297,472 | 68 | 8 |
| সিআরসি সংযুক্তি | 325.63 | 39 | 68 | 114 | 0 | 0 | 0 |
| টার্বো এনকোডার | 325.63 | 1,664 | 2,282 | 1154 | 16,384 | 16 | 0 |
| হার ম্যাচার | 325.63 | 7,389 | 10,747 | 12,289 | 274,432 | 47 | 8 |
| সাবব্লক ইন্টারলিভার | 325.63 | 2,779 | 3,753 | 5,559 | 52,416 | 27 | 0 |
| বিট সংগ্রাহক | 325.63 | 825 | 1,393 | 2,611 | 118,464 | 13 | 4 |
| বিট নির্বাচক এবং ছাঁটাইকারী | 325.63 | 3,784 | 5,601 | 4,119 | 103,552 | 7 | 4 |
Intel Arria 10 ডিভাইসের জন্য আপলিংক এক্সিলারেটর রিসোর্স ইউটিলাইজেশন এবং সর্বোচ্চ ফ্রিকোয়েন্সি
| মডিউল | fMAX (MHz) এক | এএলএম | নিবন্ধন করে | মেমরি (বিট) | RAM ব্লক (M20K) | ডিএসপি ব্লক |
| আপলিংক এক্সিলারেটর | 314.76 | 29480 | 30,280 | 868,608 | 71 | 0 |
| সাবব্লক ডিন্টারলিভার | 314.76 | 253 | 830 | 402,304 | 27 | 0 |
| টার্বো ডিকোডার | 314.76 | 29,044 | 29,242 | 466,304 | 44 | 0 |
4G Turbo-V Intel FPGA IP দিয়ে ডিজাইন করা
4G টার্বো-ভি আইপি ডিরেক্টরি কাঠামো
আপনাকে অবশ্যই আইপি ইনস্টলার থেকে ম্যানুয়ালি আইপি ইনস্টল করতে হবে।
ইনস্টলেশন ডিরেক্টরি কাঠামো
একটি 4G Turbo-V IP তৈরি করা হচ্ছে
আপনি একটি ডাউনলিংক বা আপলিংক অ্যাক্সিলারেটর তৈরি করতে পারেন। আপলিংক এক্সিলারেটরের জন্য, ডিরেক্টরিতে ul দিয়ে dl প্রতিস্থাপন করুন বা file নাম
- Intel Quartus Prime Pro সফটওয়্যারটি খুলুন।
- নির্বাচন করুন File ➤ নতুন প্রজেক্ট উইজার্ড।
- Next ক্লিক করুন।
- প্রকল্পের নাম dl_fec_wrapper_top লিখুন এবং প্রকল্পের অবস্থান লিখুন।
- Arria 10 ডিভাইস নির্বাচন করুন।
- Finish এ ক্লিক করুন।
- dl_fec_wrapper_top.qpf খুলুন file প্রজেক্ট ডিরেক্টরিতে উপলব্ধ প্রকল্প উইজার্ড প্রদর্শিত হয়।
- প্ল্যাটফর্ম ডিজাইনার ট্যাবে:
- dl_fec_wrapper_top.ip তৈরি করুন file হার্ডওয়্যার tcl ব্যবহার করে file.
- ডিজাইন তৈরি করতে জেনারেট এইচডিএল ক্লিক করুন files.
- জেনারেট ট্যাবে, টেস্ট বেঞ্চ সিস্টেম জেনারেট করুন ক্লিক করুন।
- সংশ্লেষণ যোগ করতে সব যোগ করুন ক্লিক করুন fileপ্রকল্পে এস. দ্য files src\ip\dl_fec_wrapper_top\dl_fec_wrapper_10\synth-এ রয়েছে।
- dl_fec_wrapper_top.v সেট করুন file শীর্ষ স্তরের সত্তা হিসাবে।
- এই প্রজেক্ট কম্পাইল করতে Start Compilation এ ক্লিক করুন।
একটি 4G Turbo-V IP অনুকরণ করা
এই কাজটি একটি ডাউনলিংক অ্যাক্সিলারেটরের অনুকরণের জন্য। একটি আপলিংক অ্যাক্সিলারেটর অনুকরণ করতে প্রতিটি ডিরেক্টরিতে ul দিয়ে dl প্রতিস্থাপন করুন বা file নাম
- ModelSim 10.6d FPGA সংস্করণ সিমুলেটর খুলুন।
- ডিরেক্টরিটিকে src\ip\dl_fec_wrapper_top_tb \dl_fec_wrapper_top_tb\sim\mentor এ পরিবর্তন করুন
- msim_setup.tcl-এ আপনার ইন্টেল কোয়ার্টাস প্রাইম ডিরেক্টরিতে QUARTUS_INSTALL_DIR পরিবর্তন করুন file, যা \sim\mentor ডিরেক্টরিতে রয়েছে
- ট্রান্সক্রিপ্ট উইন্ডোতে do load_sim.tcl কমান্ডটি লিখুন। এই কমান্ডটি লাইব্রেরি তৈরি করে files এবং কম্পাইল করে এবং উত্সটি অনুকরণ করে filemsim_setup.tcl-এ s file. পরীক্ষা ভেক্টর আছে filename_update.sv \ sim ডিরেক্টরিতে।
দ fileনাম আপডেট File গঠন
- সংশ্লিষ্ট পরীক্ষা ভেক্টর files sim\mentor\test_vectors-এ আছে
- Log.txt-এ প্রতিটি পরীক্ষার প্যাকেটের ফলাফল থাকে।
- ডাউনলিংক অ্যাক্সিলারেটরের জন্য, এনকোডার_পাস_file.txt-এ পরীক্ষার প্যাকেট এবং এনকোডারের প্রতিটি সূচকের পাস রিপোর্ট রয়েছেfile_error.txt-এ পরীক্ষার প্যাকেটের প্রতিটি সূচকের ব্যর্থ প্রতিবেদন রয়েছে।
- আপলিংক অ্যাক্সিলারেটরের জন্য, ত্রুটি_file.txt-এ পরীক্ষার প্যাকেটের প্রতিটি সূচকের ব্যর্থ প্রতিবেদন রয়েছে।
4G Turbo-V Intel FPGA IP কার্যকরী বিবরণ
4G Turbo-V Intel FPGA IP-এ একটি ডাউনলিংক অ্যাক্সিলারেটর এবং একটি আপলিঙ্ক অ্যাক্সিলারেটর রয়েছে।
- পৃষ্ঠা 4-এ 9G Turbo-V আর্কিটেকচার
- 4 পৃষ্ঠায় 11G Turbo-V সংকেত এবং ইন্টারফেস
- 4 পৃষ্ঠায় 15G Turbo-V টাইমিং ডায়াগ্রাম
- 4 পৃষ্ঠায় 18G Turbo-V লেটেন্সি এবং থ্রুপুট
4G Turbo-V আর্কিটেকচার
4G Turbo-V Intel FPGA IP-এ একটি ডাউনলিংক অ্যাক্সিলারেটর এবং একটি আপলিঙ্ক অ্যাক্সিলারেটর রয়েছে।
4G ডাউনলিঙ্ক অ্যাক্সিলারেটর
4G টার্বো ডাউনলিংক অ্যাক্সিলারেটরে একটি কোড ব্লক CRC সংযুক্তি ব্লক এবং একটি টার্বো এনকোডার (Intel Turbo FPGA IP) এবং রেট ম্যাচার রয়েছে। ইনপুট ডেটা 8-বিট প্রশস্ত এবং আউটপুট ডেটা 24-বিট প্রশস্ত। রেট ম্যাচারটিতে তিনটি সাবব্লক ইন্টারলিভার, একটি বিট নির্বাচক এবং একটি বিট সংগ্রাহক থাকে।
4G ডাউনলিংক এক্সিলারেটর 8-বিট সমান্তরাল CRC গণনা অ্যালগরিদমের সাথে একটি কোড ব্লক CRC সংযুক্তি প্রয়োগ করে। CRC সংযুক্তি ব্লকের ইনপুট 8-বিট প্রশস্ত। সাধারণ মোডে, CRC ব্লকে ইনপুটের সংখ্যা k-24, যেখানে k হল সাইজ ইনডেক্সের উপর ভিত্তি করে ব্লকের আকার। 24 বিটের অতিরিক্ত CRC সিকোয়েন্স CRC সংযুক্তি ব্লকে ডেটার ইনকামিং কোড ব্লকের সাথে সংযুক্ত থাকে এবং তারপরে Turbo এনকোডারে চলে যায়। CRC বাইপাস মোডে, ইনপুটগুলির সংখ্যা 8-বিট চওড়া k আকারের টার্বো এনকোডার ব্লকে পাস করা হয়।
টার্বো এনকোডার একটি সমান্তরাল সংযুক্ত কনভোলিউশনাল কোড ব্যবহার করে। একটি কনভোলিউশনাল এনকোডার একটি তথ্য ক্রম এনকোড করে এবং আরেকটি কনভোল্যুশনাল এনকোডার তথ্য ক্রমটির একটি ইন্টারলিভড সংস্করণ এনকোড করে। টার্বো এনকোডারে দুটি 8-স্টেট কন্ভোলিউশনাল এনকোডার এবং একটি টার্বো কোড অভ্যন্তরীণ ইন্টারলিভার রয়েছে। টার্বো এনকোডার সম্পর্কে আরও তথ্যের জন্য, টার্বো আইপি কোর ব্যবহারকারী নির্দেশিকা পড়ুন। রেট ম্যাচারটি ট্রান্সপোর্ট ব্লকের বিটের সংখ্যার সাথে আইপি যে বরাদ্দকরণে প্রেরণ করে সেই সংখ্যার সাথে মেলে। রেট ম্যাচারের ইনপুট এবং আউটপুট হল 24 বিট। IP প্রতিটি কোড ব্লকের জন্য টার্বো কোডেড ট্রান্সপোর্ট চ্যানেলের সাথে মিলের হার নির্ধারণ করে। রেট ম্যাচার অন্তর্ভুক্ত: সাবব্লক ইন্টারলিভার, বিট সংগ্রাহক এবং বিট নির্বাচক। ডাউনলিংক এক্সিলারেটর টার্বো কোডিং থেকে প্রতিটি আউটপুট স্ট্রিমের জন্য ইন্টারলিভড সাবব্লক সেট আপ করে। স্ট্রীমগুলির মধ্যে একটি বার্তা বিট স্ট্রীম, 1ম প্যারিটি বিট স্ট্রীম এবং 2য় প্যারিটি বিট স্ট্রীম অন্তর্ভুক্ত রয়েছে। সাবব্লক ইন্টারলিভের ইনপুট এবং আউটপুট 24 বিট প্রশস্ত। বিট সংগ্রাহক সাবব্লক ইন্টারলিভার থেকে আসা স্ট্রিমগুলিকে একত্রিত করে। এই ব্লকে বাফার রয়েছে যা সঞ্চয় করে:
- সাবব্লক থেকে বার্তা এবং ফিলার সক্রিয় বিট ইন্টারলিভ করা হয়েছে।
- সাবব্লক ইন্টারলিভড প্যারিটি বিট এবং তাদের নিজ নিজ ফিলার বিট।
বিট কালেক্টর
4G চ্যানেল আপলিংক অ্যাক্সিলারেটর
4G টার্বো আপলিংক এক্সিলারেটরে একটি সাবব্লক ডিন্টারলিভার এবং একটি টার্বো ডিকোডার (Intel Turbo FPGA IP) রয়েছে।
ডিন্টারলিভার তিনটি ব্লক নিয়ে গঠিত যার মধ্যে প্রথম দুটি ব্লক প্রতিসম এবং তৃতীয় ব্লকটি ভিন্ন।
প্রস্তুত সংকেতের লেটেন্সি হল 0।
ডিইনটারলিভার
আপনি যদি সাবব্লক ডিন্টারলিভারের জন্য বাইপাস মোড চালু করেন, তাহলে আইপি ডেটা পড়তে পারে কারণ এটি ধারাবাহিক অবস্থানে মেমরি ব্লকগুলিতে ডেটা লেখে। আইপি যখন কোনো ইন্টারলিভিং ছাড়াই ডেটা লেখে তখন ডেটা পড়ে। সাবব্লক ডিন্টারলিভারে ইনপুট ডেটার সংখ্যা বাইপাস মোডে K_π এবং আউটপুট ডেটা দৈর্ঘ্য হল k আকার (k হল cb_size_index মানের উপর ভিত্তি করে কোড ব্লকের আকার)। সাবব্লক ডিন্টারলিভারের আউটপুট ডেটার লেটেন্সি ইনপুট ব্লকের আকার K_π-এর উপর নির্ভর করে। আপনি ইনপুট ডেটার K_π কোড ব্লক আকার লেখার পরেই IP ডেটা পড়ে। তাই আউটপুটের লেটেন্সি লেখার সময়ও অন্তর্ভুক্ত করে। সাবব্লক ইন্টারলিভার আউটপুট ডেটার লেটেন্সি হল K_π+17৷ টার্বো ডিকোডার s-এর উপর ভিত্তি করে সর্বাধিক সম্ভাব্য প্রেরণ করা ক্রম গণনা করেampযে এটা পায়. বিস্তারিত ব্যাখ্যার জন্য, Turbo Core IP ব্যবহারকারী গাইড পড়ুন। ত্রুটি সংশোধনকারী কোডের ডিকোডিং হল বিভিন্ন কনভোল্যুশনাল কোডের সম্ভাব্যতার তুলনা। টার্বো ডিকোডারে দুটি একক সফ্ট-ইন সফ্ট-আউট (SISO) ডিকোডার রয়েছে, যেগুলি পুনরাবৃত্তিমূলকভাবে কাজ করে। প্রথমটির আউটপুট (উপরের ডিকোডার) দ্বিতীয়টিতে ফিড করে একটি টার্বো ডিকোডিং পুনরাবৃত্তি তৈরি করে। Interleaver এবং deinterleaver ব্লক এই প্রক্রিয়ায় ডেটা পুনঃক্রম।
সম্পর্কিত তথ্য
টার্বো আইপি কোর ব্যবহারকারী গাইড
4G Turbo-V সংকেত এবং ইন্টারফেস
ডাউনলিংক অ্যাক্সিলারেটর
ডাউনলিংক অ্যাক্সিলারেটর সংকেত
| সংকেত নাম | দিকনির্দেশনা | বিট প্রস্থ | বর্ণনা |
| clk | ইনপুট | 1 | 300 MHz ঘড়ি ইনপুট। সমস্ত Turbo-V IP ইন্টারফেস সংকেত এই ঘড়ির সাথে সিঙ্ক্রোনাস। |
| reset_n | ইনপুট | 1 | পুরো IP এর অভ্যন্তরীণ যুক্তি পুনরায় সেট করে। |
| sink_valid | ইনপুট | 1 | sink_data-এ ডেটা বৈধ হলে জোর দেওয়া হয়। যখন sink_valid দাবী করা হয় না, তখন sink_valid পুনরায় জারি করা না হওয়া পর্যন্ত IP প্রক্রিয়াকরণ বন্ধ করে দেয়। |
| সিঙ্ক_ডেটা | ইনপুট | 8 | সাধারণত স্থানান্তরিত তথ্যের সিংহভাগ বহন করে। |
| sink_sop | ইনপুট | 1 | একটি ইনকামিং প্যাকেটের শুরু নির্দেশ করে |
| sink_eop | ইনপুট | 1 | একটি ইনকামিং প্যাকেটের সমাপ্তি নির্দেশ করে |
| সিঙ্ক_প্রস্তুত | আউটপুট | 1 | কখন আইপি ডেটা গ্রহণ করতে পারে তা নির্দেশ করে |
| সিঙ্ক_ত্রুটি | ইনপুট | 2 | বর্তমান চক্রে স্থানান্তরিত ডেটাকে প্রভাবিত করে এমন ত্রুটিগুলি নির্দেশ করতে টু-বিট মাস্ক। |
| Crc_enable | ইনপুট | 1 | CRC ব্লক সক্রিয় করে |
| Cb_size_index | ইনপুট | 8 | ইনপুট কোড ব্লক সাইজ K |
| সিঙ্ক_আরএম_আউট_সাইজ | ইনপুট | 20 | রেট ম্যাচার আউটপুট ব্লক আকার, E এর সাথে সম্পর্কিত। |
| সিঙ্ক_কোড_ব্লক | ইনপুট | 15 | বর্তমান কোড ব্লকের জন্য নরম বাফার আকার এনসিবি |
| sink_rv_idx | ইনপুট | 2 | রিডানডেন্সি সংস্করণ সূচক (0,1,2 বা 3) |
| সিঙ্ক_আরএম_বাইপাস | ইনপুট | 1 | হার ম্যাচারে বাইপাস মোড সক্ষম করে |
| সিঙ্ক_ফিলার_বিট | ইনপুট | 6 | IP যখন কোড ব্লক সেগমেন্টেশন সম্পাদন করে তখন ট্রান্সমিটারে IP সন্নিবেশ করায় ফিলারের সংখ্যা। |
| source_valid | আউটপুট | 1 | আউটপুট করার জন্য বৈধ ডেটা থাকলে আইপি দ্বারা দাবি করা হয়। |
| অব্যাহত… | |||
| সংকেত নাম | দিকনির্দেশনা | বিট প্রস্থ | বর্ণনা |
| উৎস তথ্য | আউটপুট | 24 | স্থানান্তরিত তথ্যের সিংহভাগ বহন করে। এই তথ্য উপলব্ধ যেখানে বৈধ দাবি করা হয়. |
| source_sop | আউটপুট | 1 | একটি প্যাকেটের শুরু নির্দেশ করে। |
| source_eop | আউটপুট | 1 | একটি প্যাকেটের শেষ নির্দেশ করে। |
| উৎস_তৈরি | ইনপুট | 1 | ডেটা রিসেপশন বৈধ যেখানে প্রস্তুত সংকেত জাহির করা হয়। |
| উৎস_ত্রুটি | আউটপুট | 2 | টার্বো এনকোডার থেকে প্রচারিত ত্রুটি সংকেত উৎসের দিকে Avalon-ST প্রোটোকল লঙ্ঘন নির্দেশ করে
• 00: কোন ত্রুটি নেই • 01: প্যাকেটের শুরু অনুপস্থিত • 10: প্যাকেটের শেষ নেই • 11: প্যাকেটের অপ্রত্যাশিত সমাপ্তি অন্যান্য ধরনের ত্রুটিগুলিও 11 হিসাবে চিহ্নিত করা যেতে পারে। |
| Source_blk_size | আউটপুট | 13 | আউটপুট কোড ব্লক সাইজ K |
আপলিংক অ্যাক্সিলারেটর ইন্টারফেস
আপলিংক অ্যাক্সিলারেটর সংকেত
| সংকেত | দিকনির্দেশনা | বিট প্রস্থ | বর্ণনা |
| clk | ইনপুট | 1 | 300 MHz ঘড়ি ইনপুট। সমস্ত Turbo-V IP ইন্টারফেস সংকেত এই ঘড়ির সাথে সিঙ্ক্রোনাস। |
| reset_n | ইনপুট | 1 | ইনপুট ঘড়ি সংকেত রিসেট |
| sink_valid | ইনপুট | 1 | অ্যাভালন স্ট্রিমিং ইনপুট বৈধ |
| সিঙ্ক_ডেটা | ইনপুট | 24 | অ্যাভালন স্ট্রিমিং ইনপুট ডেটা |
| sink_sop | ইনপুট | 1 | প্যাকেটের অ্যাভালন স্ট্রিমিং ইনপুট শুরু |
| sink_eop | ইনপুট | 1 | অ্যাভালন স্ট্রিমিং ইনপুট প্যাকেটের শেষ |
| অব্যাহত… | |||
| সংকেত | দিকনির্দেশনা | বিট প্রস্থ | বর্ণনা |
| সিঙ্ক_প্রস্তুত | ইনপুট | 1 | Avalon স্ট্রিমিং ইনপুট প্রস্তুত |
| conf_valid | ইনপুট | 1 | ইনপুট কনফিগারেশন কন্ডুইট বৈধ |
| cb_size_index | ইনপুট | 8 | ব্লক আকার পুনরাবৃত্তি সূচক |
| সর্বোচ্চ_পুনরাবৃত্তি | ইনপুট | 5 | সর্বোচ্চ পুনরাবৃত্তি |
| rm_বাইপাস | ইনপুট | 1 | বাইপাস মোড সক্ষম করে |
| sel_CRC24A | ইনপুট | 1 | বর্তমান ডেটা ব্লকের জন্য আপনার যে ধরনের CRC প্রয়োজন তা নির্দিষ্ট করে:
• 0: CRC24A • 1: CRC24B |
| conf_ready | ইনপুট | 1 | ইনপুট কনফিগারেশন নালী প্রস্তুত |
| source_valid | আউটপুট | 1 | অ্যাভালন স্ট্রিমিং আউটপুট বৈধ |
| উৎস তথ্য | আউটপুট | 16 | অ্যাভালন স্ট্রিমিং আউটপুট ডেটা |
| source_sop | আউটপুট | 1 | প্যাকেটের অ্যাভালন স্ট্রিমিং আউটপুট শুরু |
| source_eop | আউটপুট | 1 | অ্যাভালন স্ট্রিমিং আউটপুট প্যাকেটের শেষ |
| উৎস_ত্রুটি | আউটপুট | 2 | উৎসের দিকে Avalon স্ট্রিমিং প্রোটোকল লঙ্ঘন নির্দেশ করে ত্রুটি সংকেত:
• 00: কোন ত্রুটি নেই • 01: প্যাকেটের শুরু অনুপস্থিত • 10: প্যাকেটের শেষ নেই • 11: প্যাকেটের অপ্রত্যাশিত সমাপ্তি অন্যান্য ধরনের ত্রুটিগুলিও 11 হিসাবে চিহ্নিত করা যেতে পারে। |
| উৎস_তৈরি | আউটপুট | 1 | Avalon স্ট্রিমিং আউটপুট প্রস্তুত |
| CRC_টাইপ | আউটপুট | 1 | বর্তমান ডেটা ব্লকের জন্য ব্যবহৃত CRC-এর ধরন নির্দেশ করে:
• 0: CRC24A • 1: CRC24B |
| source_blk_size | আউটপুট | 13 | বহির্গামী ব্লকের আকার নির্দিষ্ট করে |
| সিআরসি_পাস | আউটপুট | 1 | সিআরসি সফল হয়েছে কিনা তা নির্দেশ করে:
• 0: ব্যর্থ • 1: পাস |
| source_iter | আউটপুট | 5 | অর্ধেক পুনরাবৃত্তির সংখ্যা দেখায় যার পরে টার্বো ডিকোডার বর্তমান ডেটা ব্লক প্রক্রিয়াকরণ বন্ধ করে দেয়। |
ডিএসপি ইন্টেল এফপিজিএ আইপি-তে অ্যাভালন স্ট্রিমিং ইন্টারফেস
অ্যাভালন স্ট্রিমিং ইন্টারফেসগুলি উৎস ইন্টারফেস থেকে সিঙ্ক ইন্টারফেসে ডেটা স্থানান্তরের জন্য একটি আদর্শ, নমনীয় এবং মডুলার প্রোটোকল সংজ্ঞায়িত করে। ইনপুট ইন্টারফেসটি একটি অ্যাভালন স্ট্রিমিং সিঙ্ক এবং আউটপুট ইন্টারফেসটি একটি অ্যাভালন স্ট্রিমিং উত্স৷ Avalon স্ট্রিমিং ইন্টারফেস প্যাকেট স্থানান্তর সমর্থন করে প্যাকেটগুলি একাধিক চ্যানেল জুড়ে আন্তঃলিপ্ত। অ্যাভালন স্ট্রিমিং ইন্টারফেস সংকেতগুলি চ্যানেল বা প্যাকেট সীমানা সম্পর্কে জ্ঞান ছাড়াই ডেটার একক স্ট্রিম সমর্থনকারী ঐতিহ্যবাহী স্ট্রিমিং ইন্টারফেসগুলিকে বর্ণনা করতে পারে। এই ধরনের ইন্টারফেসে সাধারণত ডেটা, প্রস্তুত এবং বৈধ সংকেত থাকে। অ্যাভালন স্ট্রিমিং ইন্টারফেসগুলি একাধিক চ্যানেলে আন্তঃলিপ্ত প্যাকেটগুলির সাথে বার্স্ট এবং প্যাকেট স্থানান্তরের জন্য আরও জটিল প্রোটোকল সমর্থন করতে পারে। অ্যাভালন স্ট্রিমিং ইন্টারফেস সহজাতভাবে মাল্টিচ্যানেল ডিজাইনগুলিকে সিঙ্ক্রোনাইজ করে, যা আপনাকে জটিল নিয়ন্ত্রণ যুক্তি প্রয়োগ না করেই দক্ষ, সময়-মাল্টিপ্লেক্সড বাস্তবায়ন অর্জন করতে দেয়। অ্যাভালন স্ট্রিমিং ইন্টারফেসগুলি ব্যাকপ্রেশারকে সমর্থন করে, যা একটি প্রবাহ নিয়ন্ত্রণ ব্যবস্থা যেখানে একটি সিঙ্ক ডেটা পাঠানো বন্ধ করার জন্য একটি উত্সকে সংকেত দিতে পারে। সিঙ্ক সাধারণত ব্যাকপ্রেশার ব্যবহার করে ডেটা প্রবাহ বন্ধ করার জন্য যখন এর FIFO বাফারগুলি পূর্ণ থাকে বা যখন এটির আউটপুটে যানজট থাকে।
সম্পর্কিত তথ্য
অ্যাভালন ইন্টারফেস স্পেসিফিকেশন
4G Turbo-V টাইমিং ডায়াগ্রাম
কোডব্লক 40 দিয়ে লজিক লেখার জন্য টাইমিং ডায়াগ্রাম
আইপি:
- 20 থেকে 0 কলামে নাল 19 বিট রাখে এবং কলাম 20 থেকে ডাটা বিট লেখে।
- 44 ঘড়ি চক্রে সমস্ত 6 বিট মেমরিতে লিখে।
- 28 থেকে 31 কলামে ট্রেলিস টার্মিনেশন বিট লেখে।
- ইনক্রিমেন্ট প্রতিটি সারি জন্য ঠিকানা লিখুন.
- একবারে 8টি পৃথক RAM এর জন্য রাইট সক্ষম সংকেত তৈরি করে।
IP RAM এ ফিলার বিট লিখবে না। পরিবর্তে, IP RAM-তে ফিল্টার বিটের জন্য প্লেস হোল্ডার ছেড়ে দেয় এবং রিড প্রক্রিয়া চলাকালীন আউটপুটে NULL বিট সন্নিবেশ করে। প্রথম লেখা শুরু হয় কলাম 20 থেকে।
কোডব্লক 40 সহ লজিক পড়ার জন্য টাইমিং ডায়াগ্রাম
প্রতিটি পড়ার জন্য, আপনি একটি ঘড়ি চক্রে 8 বিট দেখতে পাচ্ছেন কিন্তু শুধুমাত্র দুটি বিট বৈধ। আইপি শিফট রেজিস্টারে এই দুটি বিট লিখে। যখন আইপি 8 বিট গঠন করে তখন এটি তাদের আউটপুট ইন্টারফেসে পাঠায়।
কোডব্লক 6144 দিয়ে লজিক লেখার জন্য টাইমিং ডায়াগ্রাম
ফিলার বিটগুলি কলাম 0 থেকে 27 পর্যন্ত এবং ডেটা বিটগুলি কলাম 28 থেকে। আইপি:
- 6,148 ঘড়ি চক্রে সমস্ত 769 বিট মেমরিতে লিখে।
- 28 থেকে 31 কলামে ট্রেলিস টার্মিনেশন বিট লেখে।
- ইনক্রিমেন্ট প্রতিটি সারি জন্য ঠিকানা লিখুন.
- এক সময়ে 8টি পৃথক RAM-এর জন্য তৈরি করা রাইট সক্ষম সংকেত তৈরি করে।
IP RAM এ ফিলার বিট লিখবে না। পরিবর্তে IP RAM-তে ফিল্টার বিটগুলির জন্য প্লেস হোল্ডার ছেড়ে দেয় এবং রিড প্রক্রিয়া চলাকালীন আউটপুটে NULL বিটগুলি সন্নিবেশ করায়। প্রথম লেখা শুরু হয় ২৮ নম্বর কলাম থেকে।
কোডব্লক 6144 সহ লজিক পড়ার জন্য টাইমিং ডায়াগ্রাম
রিড সাইডে, প্রতিটি রিড 8 বিট দেয়। 193 তম সারি পড়ার সময়, আইপি 8 বিট পড়ে, কিন্তু শুধুমাত্র একটি বিট বৈধ। আইপি শিফট রেজিস্টার সহ আটটি বিট গঠন করে এবং পরবর্তী কলাম থেকে পড়ে সেগুলি পাঠায়।
ইনপুট টাইমিং ডায়াগ্রাম
আউটপুট টাইমিং ডায়াগ্রাম
4G Turbo-V লেটেন্সি এবং থ্রুপুট
ইনপুট প্রথম প্যাকেট SOP থেকে আউটপুট প্রথম প্যাকেট SOP এর মধ্যে লেটেন্সি পরিমাপ করা হয়। ইনপুট প্রথম প্যাকেট এসওপি থেকে শেষ প্যাকেট ইওপি আউটপুট করার মধ্যে প্রক্রিয়াকরণের সময় পরিমাপ করা হয়।
ডাউনলিংক এক্সিলারেটর
থ্রুপুট হল যে হারে আইপি ইনপুটকে ডাউনলিংক অ্যাক্সিলারেটরে পাম্প করতে পারে যেহেতু এটি প্রস্তুত।
ডাউনলিংক অ্যাক্সিলারেটর লেটেন্সি, প্রসেসিং টাইম এবং থ্রুপুট
সর্বোচ্চ K সাইজ 6,144 এবং E সাইজ 11,522 সহ। 13টি কোড ব্লকের জন্য প্রক্রিয়াকরণের সময় পরিমাপ করা হয়েছে। ঘড়ির গতি 300 MHz।
| K | E | লেটেন্সি | প্রক্রিয়াকরণের সময় | ইনপুট থ্রুপুট | ||
| (চক্র) | (আমাদের) | (চক্র) | (আমাদের) | (%) | ||
| 6,144 | 11,552 | 3,550 | 11.8 | 14,439 | 48.13 | 95 |
লেটেন্সি এবং প্রসেসিং টাইম ক্যালকুলেশন
- চিত্রটি লেটেন্সি, প্রক্রিয়াকরণের সময় এবং থ্রুপুট গণনা করার পদ্ধতি দেখায়।
কে সাইজ বনাম লেটেন্সি
কে সাইজ বনাম লেটেন্সি
- k=40 থেকে 1408
আপলিংক অ্যাক্সিলারেটর লেটেন্সি এবং প্রসেসিং টাইম
- সর্বোচ্চ পুনরাবৃত্তি সংখ্যা সহ = 6. ঘড়ির গতি 300 MHz।
K E লেটেন্সি প্রক্রিয়াকরণের সময় (চক্র) (আমাদের) (চক্র) (আমাদের) 86 40 316 1.05 318 1.06 34,560 720 2,106 7.02 2,150 7.16 34,560 1,408 3,802 12.67 3,889 12.96 34,560 1,824 4,822 16.07 4,935 16.45 28,788 2,816 7,226 24.08 7,401 24.67 23,742 3,520 8,946 29.82 9,165 30.55 34,560 4,032 10,194 33.98 10,445 34.81 26,794 4,608 11,594 38.64 11,881 39.60 6,480 5,504 13,786 45.95 14,129 47.09 12,248 6,144 15,338 51.12 15,721 52.40
আপলিংক অ্যাক্সিলারেটর লেটেন্সি এবং প্রসেসিং টাইম
- সর্বোচ্চ পুনরাবৃত্তি সংখ্যা = 8 সহ
| K | E | লেটেন্সি | প্রক্রিয়াকরণের সময় | ||
| (চক্র) | (আমাদের) | (চক্র) | (আমাদের) | ||
| 86 | 40 | 366 | 1.22 | 368 | 1.22 |
| 34,560 | 720 | 2,290 | 7.63 | 2,334 | 7.78 |
| 34,560 | 1,408 | 4,072 | 13.57 | 4,159 | 13.86 |
| 34,560 | 1,824 | 5,144 | 17.14 | 5,257 | 17.52 |
| 28,788 | 2,816 | 7,672 | 25.57 | 7,847 | 26.15 |
| অব্যাহত… | |||||
| 23,742 | 3,520 | 9,480 | 31.6 | 9,699 | 32.33 |
| 34,560 | 4,032 | 10,792 | 35.97 | 11,043 | 36.81 |
| 26,794 | 4,608 | 12,264 | 40.88 | 12,551 | 41.83 |
| 6,480 | 5,504 | 14,568 | 48.56 | 14,911 | 49.70 |
| 12,248 | 6,144 | 16,200 | 54 | 16,583 | 55.27 |
কে সাইজ বনাম লেটেন্সি
- max_iter=6 এর জন্য
চিত্র 19. কে সাইজ বনাম প্রক্রিয়াকরণ সময়
- max_iter=6 এর জন্য
কে সাইজ বনাম লেটেন্সি
- max_iter=8 এর জন্য
কে সাইজ বনাম প্রসেসিং টাইম
- max_iter=8 এর জন্য
4G Turbo-V Intel FPGA IP ব্যবহারকারী গাইডের জন্য নথি সংশোধনের ইতিহাস
| তারিখ | আইপি সংস্করণ | ইন্টেল কোয়ার্টাস প্রাইম সফটওয়্যার সংস্করণ | পরিবর্তন |
| 2020.11.18 | 1.0.0 | 20.1 | মধ্যে টেবিল সরানো হয়েছে 4G Turbo-V পারফরম্যান্স এবং রিসোর্স ইউটিলাইজেশন |
| 2020.06.02 | 1.0.0 | 20.1 | প্রাথমিক মুক্তি। |
ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
দলিল/সম্পদ
 |
intel 4G Turbo-V FPGA IP [পিডিএফ] ব্যবহারকারীর নির্দেশিকা 4G Turbo-V FPGA IP, 4G Turbo-V, FPGA IP |
