Intel® FPGA P-টাইল Avalon ®
PCI এক্সপ্রেসের জন্য স্ট্রিমিং আইপি*
ডিজাইন প্রাক্তনampব্যবহারকারীর নির্দেশিকা
Intel® এর জন্য আপডেট করা হয়েছে
Quartus® প্রাইম ডিজাইন স্যুট: 21.3
আইপি সংস্করণ: 6.0.0
ব্যবহারকারীর নির্দেশিকা

ডিজাইন প্রাক্তনampলে বর্ণনা

1.1। প্রোগ্রামড ইনপুট/আউটপুট (পিআইও) ডিজাইনের জন্য কার্যকরী বিবরণample

PIO ডিজাইন প্রাক্তনample একটি হোস্ট প্রসেসর থেকে একটি লক্ষ্য ডিভাইসে মেমরি স্থানান্তর করে। এই প্রাক্তনample, হোস্ট প্রসেসর একক-dword MemRd এবং emWr অনুরোধ করে
টিএলপি
PIO ডিজাইন প্রাক্তনample স্বয়ংক্রিয়ভাবে তৈরি করে fileইন্টেল প্রাইম সফ্টওয়্যারে অনুকরণ এবং কম্পাইল করার জন্য প্রয়োজনীয়। নকশা প্রাক্তনample পরামিতি একটি বিস্তৃত পরিসীমা কভার. যাইহোক, এটি PCIe-এর জন্য P-Tile Hard IP-এর সমস্ত সম্ভাব্য প্যারামিটারাইজেশন কভার করে না।
এই নকশা প্রাক্তনample নিম্নলিখিত উপাদানগুলি অন্তর্ভুক্ত করে:

• আপনার নির্দিষ্ট করা প্যারামিটার সহ জেনারেট করা পি-টাইল অ্যাভালন স্ট্রিমিং হার্ড আইপি এন্ডপয়েন্ট ভেরিয়েন্ট (DUT)। এই উপাদানটি PIO অ্যাপ্লিকেশনে প্রাপ্ত TLP ডেটা চালায়
• PIO অ্যাপ্লিকেশন (APPS) কম্পোনেন্ট, যা PCI Express TLPs এবং সাধারণ Avalon-MM-এর মধ্যে প্রয়োজনীয় অনুবাদ সম্পাদন করে অনচিপ মেমরিতে লেখা ও পড়া।
• একটি অন-চিপ মেমরি (MEM) উপাদান। 1×16 ডিজাইনের জন্য প্রাক্তনample, অন-চিপ মেমরি একটি 16 KB মেমরি ব্লক গঠিত. 2×8 ডিজাইন প্রাক্তন জন্যample, অন-চিপ মেমরি দুটি 16 KB মেমরি ব্লক নিয়ে গঠিত।
• রিসেট আইপি রিসেট করুন: ডিভাইসটি সম্পূর্ণরূপে ব্যবহারকারী মোডে প্রবেশ না করা পর্যন্ত এই আইপি রিসেটে কন্ট্রোল সার্কিট ধরে রাখে। ডিভাইসটি ব্যবহারকারী মোডে আছে তা সংকেত দিতে FPGA INIT_DONE আউটপুট দাবি করে। রিসেট রিলিজ আইপি nINIT_DONE আউটপুট তৈরি করতে অভ্যন্তরীণ INIT_DONE সিগন্যালের একটি উল্টানো সংস্করণ তৈরি করে যা আপনি আপনার ডিজাইনের জন্য ব্যবহার করতে পারেন৷ সম্পূর্ণ ডিভাইস ব্যবহারকারী মোডে প্রবেশ না করা পর্যন্ত nINIT_DONE সংকেত উচ্চ থাকে৷ nINIT_DONE দাবি করার পরে (নিম্ন), সমস্ত যুক্তি ব্যবহারকারী মোডে থাকে এবং স্বাভাবিকভাবে কাজ করে। আপনি নিম্নলিখিত উপায়গুলির মধ্যে একটিতে nINIT_DONE সংকেত ব্যবহার করতে পারেন:
  • একটি বাহ্যিক বা অভ্যন্তরীণ রিসেট গেট করতে.
  • ট্রান্সসিভার এবং I/O PLL তে রিসেট ইনপুট গেট করার জন্য।
  • গেট করার জন্য ডিজাইন ব্লক যেমন এমবেডেড মেমরি ব্লক, স্টেট মেশিন, এবং শিফট রেজিস্টারের লিখন সক্ষম করুন।
  • সিঙ্ক্রোনাসভাবে ড্রাইভ করতে আপনার ডিজাইনে রেজিস্টার রিসেট ইনপুট পোর্ট।

সিমুলেশন টেস্টবেঞ্চ PIO ডিজাইন প্রাক্তনকে ইনস্ট্যান্টিয়েট করেample এবং একটি রুট পোর্ট BFM টার্গেট এন্ডপয়েন্টের সাথে ইন্টারফেস করতে।
ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
ISO 9001:2015 নিবন্ধিত
চিত্র 1। প্ল্যাটফর্ম ডিজাইনার PIO 1×16 ডিজাইনের জন্য ব্লক ডায়াগ্রামample সিমুলেশন টেস্টবেঞ্চ

চিত্র 2। প্ল্যাটফর্ম ডিজাইনার PIO 2×8 ডিজাইনের জন্য ব্লক ডায়াগ্রামample সিমুলেশন টেস্টবেঞ্চ

পরীক্ষা প্রোগ্রাম অন-চিপ মেমরিতে একই অবস্থান থেকে ডেটা লেখে এবং পাঠ করে। এটি প্রত্যাশিত ফলাফলের সাথে পঠিত ডেটা তুলনা করে। পরীক্ষা রিপোর্ট করে, "সফল সমাপ্তির কারণে সিমুলেশন বন্ধ হয়ে গেছে" যদি কোনো ত্রুটি না ঘটে। পি-টাইল অ্যাভালন
স্ট্রিমিং ডিজাইন প্রাক্তনample নিম্নলিখিত কনফিগারেশন সমর্থন করে:

• Gen4 x16 এন্ডপয়েন্ট
• Gen3 x16 এন্ডপয়েন্ট
• Gen4 x8x8 এন্ডপয়েন্ট
• Gen3 x8x8 এন্ডপয়েন্ট

দ্রষ্টব্য: PCIe x8x8 PIO ডিজাইন এক্সের জন্য সিমুলেশন টেস্টবেঞ্চample একটি একক PCIe x8 লিঙ্কের জন্য কনফিগার করা হয়েছে যদিও প্রকৃত নকশা দুটি PCIe x8 লিঙ্ক প্রয়োগ করে।
দ্রষ্টব্য: এই নকশা প্রাক্তনample শুধুমাত্র PCI এক্সপ্রেসের জন্য P-টাইল অ্যাভালন স্ট্রিমিং আইপি-এর প্যারামিটার এডিটরের ডিফল্ট সেটিংস সমর্থন করে।
চিত্র 3। পি-টাইল অ্যাভালন স্ট্রিমিং পিসিআই এক্সপ্রেস 1×16 পিআইও ডিজাইনের জন্য প্ল্যাটফর্ম ডিজাইনার সিস্টেম বিষয়বস্তুample
প্ল্যাটফর্ম ডিজাইনার Gen4 x16 ভেরিয়েন্ট পর্যন্ত এই ডিজাইন তৈরি করে।

চিত্র 4। পি-টাইল অ্যাভালন স্ট্রিমিং পিসিআই এক্সপ্রেস 2×8 পিআইও ডিজাইনের জন্য প্ল্যাটফর্ম ডিজাইনার সিস্টেম বিষয়বস্তুample
প্ল্যাটফর্ম ডিজাইনার Gen4 x8x8 ভেরিয়েন্ট পর্যন্ত এই ডিজাইন তৈরি করে।

1.2। একক রুট I/O ভার্চুয়ালাইজেশন (SR-IOV) ডিজাইনের জন্য কার্যকরী বিবরণample
SR-IOV ডিজাইন প্রাক্তনample একটি হোস্ট প্রসেসর থেকে একটি লক্ষ্য ডিভাইসে মেমরি স্থানান্তর করে। এটি প্রতি পিএফ পর্যন্ত দুটি পিএফ এবং 32টি ভিএফ সমর্থন করে।
SR-IOV ডিজাইন প্রাক্তনample স্বয়ংক্রিয়ভাবে তৈরি করে fileইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার সিমুলেট এবং কম্পাইল করার জন্য প্রয়োজনীয়। আপনি সংকলিত নকশা ডাউনলোড করতে পারেন
একটি Intel Stratix® 10 DX ডেভেলপমেন্ট কিট বা একটি Intel Agilex™ ডেভেলপমেন্ট কিট।
এই নকশা প্রাক্তনample নিম্নলিখিত উপাদানগুলি অন্তর্ভুক্ত করে:

• আপনার নির্দিষ্ট করা প্যারামিটার সহ জেনারেট করা P-Tile Avalon স্ট্রিমিং (Avalon-ST) IP এন্ডপয়েন্ট ভেরিয়েন্ট (DUT)। এই উপাদানটি প্রাপ্ত TLP ডেটা SR-IOV অ্যাপ্লিকেশনে চালিত করে।
• SR-IOV অ্যাপ্লিকেশন (APPS) কম্পোনেন্ট, যা PCI Express TLPs এবং সাধারণ Avalon-ST-এর মধ্যে প্রয়োজনীয় অনুবাদ সম্পাদন করে অন-চিপ মেমরিতে লেখে এবং পড়ে। SR-IOV APPS উপাদানের জন্য, একটি মেমরি রিড TLP ডেটা সহ একটি সম্পূর্ণতা তৈরি করবে।
  • একটি SR-IOV ডিজাইনের জন্য প্রাক্তনampপ্রতি পিএফে দুটি পিএফ এবং 32টি ভিএফ সহ, এখানে 66টি মেমরি অবস্থান রয়েছে যা ডিজাইন পূর্বেample অ্যাক্সেস করতে পারেন। দুটি পিএফ দুটি মেমরি অবস্থান অ্যাক্সেস করতে পারে, যেখানে 64 VF (2 x 32) 64টি মেমরি অবস্থান অ্যাক্সেস করতে পারে।
• একটি রিসেট রিলিজ আইপি।
  সিমুলেশন টেস্টবেঞ্চ SR-IOV ডিজাইন প্রাক্তনকে ইনস্ট্যান্টিয়েট করেample এবং একটি রুট পোর্ট BFM টার্গেট এন্ডপয়েন্টের সাথে ইন্টারফেস করতে।

চিত্র 5। প্ল্যাটফর্ম ডিজাইনার SR-IOV 1×16 ডিজাইনের জন্য ব্লক ডায়াগ্রামample সিমুলেশন টেস্টবেঞ্চ

চিত্র 6। প্ল্যাটফর্ম ডিজাইনার SR-IOV 2×8 ডিজাইনের জন্য ব্লক ডায়াগ্রামample সিমুলেশন টেস্টবেঞ্চ

পরীক্ষা প্রোগ্রামটি প্রতি পিএফ 2 পিএফ এবং 32টি ভিএফ জুড়ে অন-চিপ মেমরিতে একই অবস্থান থেকে ডেটা লেখে এবং পাঠ করে। এটি প্রত্যাশিত ডেটার সাথে পঠিত ডেটা তুলনা করে
ফলাফল. পরীক্ষার রিপোর্ট, "সফল সমাপ্তির কারণে সিমুলেশন বন্ধ হয়ে গেছে" যদি কোনো ত্রুটি না ঘটে।
SR-IOV ডিজাইন প্রাক্তনample নিম্নলিখিত কনফিগারেশন সমর্থন করে:

• Gen4 x16 এন্ডপয়েন্ট
• Gen3 x16 এন্ডপয়েন্ট
• Gen4 x8x8 এন্ডপয়েন্ট
• Gen3 x8x8 এন্ডপয়েন্ট

চিত্র 7। PCI এক্সপ্রেস 1×16 ডিজাইন এক্স এর জন্য SR-IOV সহ P-টাইল অ্যাভালন-ST-এর জন্য প্ল্যাটফর্ম ডিজাইনার সিস্টেম সামগ্রীample

চিত্র 8। PCI এক্সপ্রেস 2×8 ডিজাইন এক্স এর জন্য SR-IOV সহ P-টাইল অ্যাভালন-ST-এর জন্য প্ল্যাটফর্ম ডিজাইনার সিস্টেম সামগ্রীample

দ্রুত শুরু নির্দেশিকা

ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার ব্যবহার করে, আপনি একটি প্রোগ্রাম করা I/O (PIO) ডিজাইন তৈরি করতে পারেনampপিসিআই এক্সপ্রেস* আইপি কোরের জন্য ইন্টেল এফপিজিএ পি-টাইল অ্যাভালন-এসটি হার্ড আইপি। উত্পন্ন নকশা প্রাক্তনample আপনার নির্দিষ্ট করা পরামিতিগুলিকে প্রতিফলিত করে। PIO প্রাক্তনample একটি হোস্ট প্রসেসর থেকে একটি লক্ষ্য ডিভাইসে ডেটা স্থানান্তর করে। এটি কম ব্যান্ডউইথ অ্যাপ্লিকেশনের জন্য উপযুক্ত। এই নকশা প্রাক্তনample স্বয়ংক্রিয়ভাবে তৈরি করে fileইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার সিমুলেট এবং কম্পাইল করার জন্য প্রয়োজনীয়। আপনি আপনার FPGA ডেভেলপমেন্ট বোর্ডে সংকলিত নকশা ডাউনলোড করতে পারেন। কাস্টম হার্ডওয়্যারে ডাউনলোড করতে, ইন্টেল কোয়ার্টাস প্রাইম সেটিংস আপডেট করুন File (.qsf) সঠিক পিন অ্যাসাইনমেন্ট সহ। চিত্র 9। ডিজাইনের জন্য উন্নয়ন পদক্ষেপample

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
ISO 9001:2015 নিবন্ধিত
2.1. ডিরেক্টরি কাঠামো
চিত্র 10. জেনারেটেড ডিজাইনের জন্য ডিরেক্টরি কাঠামোample

2.2। ডিজাইন তৈরি করা হচ্ছে প্রাক্তনample
চিত্র 11। পদ্ধতি

1. ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যারে, একটি নতুন প্রকল্প তৈরি করুন (File ➤ নতুন প্রজেক্ট উইজার্ড)।
2. ডিরেক্টরি, নাম, এবং শীর্ষ-স্তরের সত্তা নির্দিষ্ট করুন।
3. প্রকল্পের প্রকারের জন্য, ডিফল্ট মান গ্রহণ করুন, খালি প্রকল্প। Next ক্লিক করুন।
4. অ্যাডের জন্য Fileপরবর্তীতে ক্লিক করুন।
5. পরিবারের অধীনে পরিবার, ডিভাইস এবং বোর্ড সেটিংসের জন্য, Intel Agilex বা Intel Stratix 10 নির্বাচন করুন।
6. আপনি যদি শেষ ধাপে Intel Stratix 10 নির্বাচন করেন, তাহলে ডিভাইস পুল-ডাউন মেনুতে Stratix 10 DX নির্বাচন করুন।
7. আপনার ডিজাইনের জন্য টার্গেট ডিভাইস নির্বাচন করুন।
8. Finish এ ক্লিক করুন।
9. আইপি ক্যাটালগে পিসিআই এক্সপ্রেসের জন্য ইন্টেল পি-টাইল অ্যাভালন-এসটি হার্ড আইপি সনাক্ত করুন এবং যোগ করুন।
10. নতুন আইপি ভেরিয়েন্ট ডায়ালগ বক্সে, আপনার আইপির জন্য একটি নাম উল্লেখ করুন। তৈরি করুন ক্লিক করুন।
11. শীর্ষ-স্তরের সেটিংস এবং PCIe* সেটিংস ট্যাবে, আপনার IP বৈচিত্রের জন্য পরামিতিগুলি নির্দিষ্ট করুন৷ আপনি যদি এসআর-আইওভি ডিজাইন ব্যবহার করেনample, SR-IOV সক্রিয় করতে নিম্নলিখিত পদক্ষেপগুলি করুন:
    ক PCIe* PCIe* PCI Express / PCI ক্যাপাবিলিটিস ট্যাবের অধীনে PCIe* ডিভাইস ট্যাবে, একাধিক শারীরিক ফাংশন সক্ষম করুন বাক্সটি চেক করুন।
    খ. PCIe* Multifunction এবং SR-IOV সিস্টেম সেটিংস ট্যাবে, SR-IOV সমর্থন সক্ষম করুন বাক্সে টিক চিহ্ন দিন এবং PF এবং VF-এর সংখ্যা নির্দিষ্ট করুন। x8 কনফিগারেশনের জন্য, একাধিক শারীরিক ফাংশন সক্ষম করুন এবং PCIe0 এবং PCIe1 ট্যাব উভয়ের জন্য SR-IOV সমর্থন সক্ষম করুন বাক্সগুলিতে টিক দিন।
    গ. PCIe* PCI Express / PCI ক্যাপাবিলিটিস ট্যাবের অধীনে PCIe* MSI-X ট্যাবে, প্রয়োজন অনুযায়ী MSI-X বৈশিষ্ট্যটি সক্ষম করুন।
    d PCIe* বেস অ্যাড্রেস রেজিস্টার ট্যাবে, PF এবং VF উভয়ের জন্য BAR0 সক্ষম করুন।
    e অন্যান্য প্যারামিটার সেটিংস এই ডিজাইনের জন্য সমর্থিত নয়ampলে
12. প্রাক্তন উপরampলে ডিজাইন ট্যাব, নিম্নলিখিত নির্বাচন করুন:
    ক প্রাক্তন জন্যampলে ডিজাইন Files, সিমুলেশন এবং সংশ্লেষণ বিকল্পগুলি চালু করুন।
    আপনি যদি এই সিমুলেশন বা সংশ্লেষণ প্রয়োজন না files, সংশ্লিষ্ট বিকল্প(গুলি) বন্ধ করে রাখলে তা উল্লেখযোগ্যভাবে কমিয়ে দেয়ampলে ডিজাইন প্রজন্মের সময়।
    খ. জেনারেটেড এইচডিএল ফর্ম্যাটের জন্য, বর্তমান রিলিজে শুধুমাত্র ভেরিলগ উপলব্ধ।
    গ. টার্গেট ডেভেলপমেন্ট কিটের জন্য, Intel Stratix 10 DX P-Tile ES1 FPGA ডেভেলপমেন্ট কিট, Intel Stratix 10 DX P-Tile Production FPGA ডেভেলপমেন্ট কিট বা Intel Agilex F-Series P-Tile ES0 FPGA ডেভেলপমেন্ট কিট নির্বাচন করুন।
    13. জেনারেট এক্স নির্বাচন করুনampলে ডিজাইন একটি ডিজাইন তৈরি করতে প্রাক্তনample যা আপনি অনুকরণ করতে পারেন এবং হার্ডওয়্যারে ডাউনলোড করতে পারেন। আপনি যদি P-Tile ডেভেলপমেন্ট বোর্ডগুলির মধ্যে একটি নির্বাচন করেন, ডিভাইসগুলি ভিন্ন হলে সেই বোর্ডের ডিভাইসটি Intel Quartus Prime প্রকল্পে পূর্বে নির্বাচিত ডিভাইসটিকে ওভাররাইট করে। যখন প্রম্পট আপনাকে আপনার প্রাক্তনের জন্য ডিরেক্টরি নির্দিষ্ট করতে বলেampলে ডিজাইন, আপনি ডিফল্ট ডিরেক্টরি গ্রহণ করতে পারেন, ./intel_pcie_ptile_ast_0_example_design, অথবা অন্য ডিরেক্টরি নির্বাচন করুন।
    চিত্র 12। Exampলে ডিজাইন ট্যাব
    
13. Finish এ ক্লিক করুন। আপনি আপনার .ip সংরক্ষণ করতে পারেন file যখন প্রম্পট করা হয়, কিন্তু ex ব্যবহার করতে সক্ষম হওয়ার প্রয়োজন নেইampলে ডিজাইন।
14. প্রাক্তন খুলুনampলে নকশা প্রকল্প।
15. প্রাক্তন কম্পাইলampলে ডিজাইন প্রকল্প .sof উৎপন্ন করতে file সম্পূর্ণ প্রাক্তনের জন্যampলে ডিজাইন। এই file হার্ডওয়্যার যাচাই করার জন্য আপনি একটি বোর্ডে যা ডাউনলোড করেন।
16. আপনার প্রাক্তন বন্ধ করুনampলে নকশা প্রকল্প।
    মনে রাখবেন যে আপনি Intel Quartus Prime প্রকল্পে PCIe পিন বরাদ্দ পরিবর্তন করতে পারবেন না। যাইহোক, PCB রাউটিং সহজ করতে, আপনি অ্যাডভান নিতে পারেনtage এই আইপি দ্বারা সমর্থিত লেন রিভার্সাল এবং পোলারিটি ইনভার্সন বৈশিষ্ট্য।

2.3। নকশা অনুকরণ করা প্রাক্তনample
সিমুলেশন সেটআপে PCIe (DUT) এর জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপি ব্যায়াম করার জন্য একটি রুট পোর্ট বাস ফাংশনাল মডেল (BFM) ব্যবহার করা জড়িত যেমনটি নীচে দেখানো হয়েছে
চিত্র
চিত্র 13। PIO ডিজাইন প্রাক্তনample সিমুলেশন টেস্টবেঞ্চ

টেস্টবেঞ্চ এবং এতে মডিউলগুলি সম্পর্কে আরও বিশদ বিবরণের জন্য, 15 পৃষ্ঠায় টেস্টবেঞ্চ দেখুন।
নিম্নলিখিত ফ্লো ডায়াগ্রামটি নকশার অনুকরণের ধাপগুলি দেখায়ampLe:
চিত্র 14। পদ্ধতি

1.  টেস্টবেঞ্চ সিমুলেশন ডিরেক্টরিতে পরিবর্তন করুন, / pcie_ed_tb/pcie_ed_tb/sim/ /সিমুলেটর।
2. আপনার পছন্দের সিমুলেটরের জন্য সিমুলেশন স্ক্রিপ্ট চালান। নীচের টেবিল পড়ুন।
3. ফলাফল বিশ্লেষণ করুন।

দ্রষ্টব্য: P-টাইল সমান্তরাল পাইপ সিমুলেশন সমর্থন করে না।
টেবিল 1। সিমুলেশন চালানোর পদক্ষেপ

সিমুলেটর	ওয়ার্কিং ডিরেক্টরি	নির্দেশনা
ModelSim*SE, Siemens* EDA QuestaSim*- Intel FPGA সংস্করণ	<example_design>/pcie_ed_tb/ pcie_ed_tb/sim/mentor/	1. vsim ডাকুন (vsim টাইপ করে, যা একটি কনসোল উইন্ডো নিয়ে আসে যেখানে আপনি নিম্নলিখিত কমান্ডগুলি চালাতে পারেন)। 2. msim_setup.tcl করুন দ্রষ্টব্য: বিকল্পভাবে, ধাপ 1 এবং 2 করার পরিবর্তে, আপনি টাইপ করতে পারেন: vsim -c -do msim_setup.tcl। 3. ld_debug 4. রান -সমস্ত 5. একটি সফল সিমুলেশন নিম্নলিখিত বার্তা দিয়ে শেষ হয়, "সফল সমাপ্তির কারণে সিমুলেশন বন্ধ হয়ে গেছে!"
ভিসিএস*	<example_design>/pcie_ed_tb/ pcie_ed_tb/sim/synopsys/vcs	1. টাইপ করুন sh vcs_setup.sh USER_DEFINED_COMPILE_OPTIONS=”” USER_DEFINED_ELAB_OPTIONS=”-xlrm\ uniq_prior_final” USER_DEFINED_SIM_OPTIONS=””
অব্যাহত…

সিমুলেটর	ওয়ার্কিং ডিরেক্টরি	নির্দেশনা
		দ্রষ্টব্য: উপরের কমান্ডটি একটি একক-লাইন কমান্ড। 2. একটি সফল সিমুলেশন নিম্নলিখিত বার্তা দিয়ে শেষ হয়, "সফল সমাপ্তির কারণে সিমুলেশন বন্ধ হয়ে গেছে!" দ্রষ্টব্য: ইন্টারেক্টিভ মোডে একটি সিমুলেশন চালানোর জন্য, নিম্নলিখিত পদক্ষেপগুলি ব্যবহার করুন: (যদি আপনি ইতিমধ্যেই নন-ইন্টারেক্টিভ মোডে একটি simv এক্সিকিউটেবল তৈরি করে থাকেন, তাহলে simv এবং simv.diadir মুছুন) 1. vcs_setup.sh খুলুন file এবং VCS কমান্ডে একটি ডিবাগ বিকল্প যোগ করুন: vcs -debug_access+r 2. নকশা প্রাক্তন কম্পাইলample: sh vcs_setup.sh USER_DEFINED_ELAB_OPTIONS=”- xlrm\ uniq_prior_final” SKIP_SIM=1 3. ইন্টারেক্টিভ মোডে সিমুলেশন শুরু করুন: simv -gui এবং

এই টেস্টবেঞ্চ একটি Gen4 x16 ভেরিয়েন্ট পর্যন্ত অনুকরণ করে।
সিমুলেশন রিপোর্ট করে, "সফল সমাপ্তির কারণে সিমুলেশন বন্ধ হয়ে গেছে" যদি কোনো ত্রুটি না ঘটে।
2.3.1। টেস্টবেঞ্চ
টেস্টবেঞ্চ কনফিগারেশন এবং মেমরি লেনদেন শুরু করতে একটি টেস্ট ড্রাইভার মডিউল, altpcietb_bfm_rp_gen4_x16.sv ব্যবহার করে। স্টার্টআপে, টেস্ট ড্রাইভার মডিউল রুট পোর্ট এবং এন্ডপয়েন্ট কনফিগারেশন স্পেস রেজিস্টার থেকে তথ্য প্রদর্শন করে, যাতে আপনি প্যারামিটার এডিটর ব্যবহার করে নির্দিষ্ট করা প্যারামিটারগুলির সাথে সম্পর্ক স্থাপন করতে পারেন।
প্রাক্তনample ডিজাইন এবং testbench গতিশীলভাবে তৈরি করা হয় কনফিগারেশনের উপর ভিত্তি করে যা আপনি PCIe-এর জন্য P-Tile IP-এর জন্য বেছে নেন। টেস্টবেঞ্চ সেই প্যারামিটারগুলি ব্যবহার করে যা আপনি ইন্টেল কোয়ার্টাস প্রাইমের প্যারামিটার এডিটরে উল্লেখ করেছেন। এই টেস্টবেঞ্চটি সিরিয়াল পিসিআই এক্সপ্রেস ইন্টারফেস ব্যবহার করে একটি ×16 পিসিআই এক্সপ্রেস লিঙ্ক পর্যন্ত অনুকরণ করে। টেস্টবেঞ্চ ডিজাইন এক সময়ে একাধিক PCI এক্সপ্রেস লিঙ্ককে সিমুলেট করার অনুমতি দেয়। নিম্নলিখিত চিত্র একটি উচ্চ স্তর উপস্থাপন view PIO নকশা প্রাক্তনampলে
চিত্র 15। PIO ডিজাইন প্রাক্তনample সিমুলেশন টেস্টবেঞ্চ

টেস্টবেঞ্চের শীর্ষ-স্তরের নিম্নলিখিত প্রধান মডিউলগুলিকে সূচনা করে:

• altpcietb_bfm_rp_gen4x16.sv — এটি হল রুট পোর্ট PCIe BFM।
  // ডিরেক্টরি পথ
  /intel_pcie_ptile_ast_0_example_design/pcie_ed_tb/ip/
  pcie_ed_tb/dut_pcie_tb_ip/intel_pcie_ptile_tbed_ /সিম
• pcie_ed_dut.ip: এটি আপনার নির্দিষ্ট করা প্যারামিটার সহ এন্ডপয়েন্ট ডিজাইন।
  // ডিরেক্টরি পথ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
• pcie_ed_pio0.ip: এই মডিউলটি PIO ডিজাইন প্রাক্তনের জন্য লেনদেনের লক্ষ্য এবং সূচনাকারীampলে
  // ডিরেক্টরি পথ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed
• pcie_ed_sriov0.ip: এই মডিউলটি SR-IOV ডিজাইনের জন্য একটি লক্ষ্য এবং লেনদেনের সূচনাকারীampলে
  // ডিরেক্টরি পথ
  /intel_pcie_ptile_ast_0_example_design/ip/pcie_ed

চিত্র 16। এসআর-আইওভি ডিজাইন এক্সample সিমুলেশন টেস্টবেঞ্চ

এছাড়াও, টেস্টবেঞ্চের রুটিন রয়েছে যা নিম্নলিখিত কাজগুলি সম্পাদন করে:

• প্রয়োজনীয় ফ্রিকোয়েন্সিতে এন্ডপয়েন্টের জন্য রেফারেন্স ঘড়ি তৈরি করে।
• শুরুতে একটি PCI এক্সপ্রেস রিসেট প্রদান করে।

রুট পোর্ট BFM সম্পর্কে আরও বিস্তারিত জানার জন্য, PCI এক্সপ্রেস ব্যবহারকারী গাইডের জন্য Intel FPGA P-Tile Avalon স্ট্রিমিং IP-এর TestBench অধ্যায় পড়ুন।
সম্পর্কিত তথ্য
পিসিআই এক্সপ্রেস ব্যবহারকারী গাইডের জন্য ইন্টেল এফপিজিএ পি-টাইল অ্যাভালন স্ট্রিমিং আইপি
2.3.1.1। টেস্ট ড্রাইভার মডিউল
টেস্ট ড্রাইভার মডিউল, intel_pcie_ptile_tbed_hwtcl.v, টপলেভেল BFM,altpcietb_bfm_top_rp.v ইনস্ট্যান্টিয়েট করে।
শীর্ষ-স্তরের BFM নিম্নলিখিত কাজগুলি সম্পন্ন করে:

1. ড্রাইভার এবং মনিটর ইনস্ট্যান্ট.
2. রুট পোর্ট BFM ইনস্ট্যান্টিয়েট করে।
3. সিরিয়াল ইন্টারফেস ইনস্ট্যান্টিয়েট করে।

কনফিগারেশন মডিউল, altpcietb_g3bfm_configure.v, নিম্নলিখিত কাজগুলি সম্পাদন করে:

1. বারগুলি কনফিগার করে এবং বরাদ্দ করে।
2. রুট পোর্ট এবং এন্ডপয়েন্ট কনফিগার করে।
3. ব্যাপক কনফিগারেশন স্পেস, BAR, MSI, MSI-X, এবং AER সেটিংস প্রদর্শন করে।

2.3.1.2। PIO ডিজাইন প্রাক্তনampলে টেস্টবেঞ্চ

নীচের চিত্রটি PIO ডিজাইনের প্রাক্তন দেখায়ampলে সিমুলেশন ডিজাইন অনুক্রম। PIO ডিজাইনের জন্য পরীক্ষাগুলি প্রাক্তন৷ample সংজ্ঞায়িত করা হয়েছে apps_type_hwtcl প্যারামিটার দ্বারা সেট করা হয়েছে৷
3. এই প্যারামিটার মানের অধীনে চালানো পরীক্ষাগুলি ebfm_cfg_rp_ep_rootport, find_mem_bar এবং downstream_loop-এ সংজ্ঞায়িত করা হয়েছে।
চিত্র 17. পিআইও ডিজাইন এক্সample সিমুলেশন ডিজাইন হায়ারার্কি

testbench লিঙ্ক প্রশিক্ষণ দিয়ে শুরু হয় এবং তারপর গণনার জন্য IP এর কনফিগারেশন স্থান অ্যাক্সেস করে। ডাউনস্ট্রিম_লুপ নামে একটি টাস্ক (রুট পোর্টে সংজ্ঞায়িত করা হয়েছে
PCIe BFM altpcietb_bfm_rp_gen4_x16.sv) তারপর PCIe লিঙ্ক পরীক্ষা করে। এই পরীক্ষা নিম্নলিখিত পদক্ষেপ নিয়ে গঠিত:

1. এন্ডপয়েন্টের পিছনে অন-চিপ মেমরিতে ডেটার একটি একক ওয়ার্ড লিখতে মেমরি লিখতে কমান্ড ইস্যু করুন।
2. অন-চিপ মেমরি থেকে ডেটা ব্যাক করতে মেমরি রিড কমান্ড ইস্যু করুন।
3. লেখা ডেটার সাথে পঠিত ডেটা তুলনা করুন। যদি তারা মেলে তবে পরীক্ষা এটিকে পাস হিসাবে গণ্য করবে।
4. 1টি পুনরাবৃত্তির জন্য ধাপ 2, 3 এবং 10 পুনরাবৃত্তি করুন।

প্রথম মেমরি লিখতে 219 আমাদের কাছাকাছি স্থান নেয়. এটি PCIe-এর জন্য P-টাইল হার্ড আইপি-এর Avalon-ST RX ইন্টারফেসে পড়া একটি মেমরি দ্বারা অনুসরণ করা হয়। Avalon-ST TX ইন্টারফেসে মেমরি রিড রিকোয়েস্টের কিছুক্ষণ পরেই Completion TLP উপস্থিত হয়।
2.3.1.3। এসআর-আইওভি ডিজাইন এক্সampলে টেস্টবেঞ্চ
নীচের চিত্রটি SR-IOV ডিজাইন দেখায়ampলে সিমুলেশন ডিজাইন অনুক্রম। SR-IOV ডিজাইনের পরীক্ষাগুলি প্রাক্তন৷ample sriov_test নামক টাস্ক দ্বারা সঞ্চালিত হয়,
যা altpcietb_bfm_cfbp.sv এ সংজ্ঞায়িত করা হয়েছে।
চিত্র 18। এসআর-আইওভি ডিজাইন এক্সample সিমুলেশন ডিজাইন হায়ারার্কি

SR-IOV টেস্টবেঞ্চ প্রতি পিএফ পর্যন্ত দুটি শারীরিক ফাংশন (PFs) এবং 32টি ভার্চুয়াল ফাংশন (VFs) সমর্থন করে।
testbench লিঙ্ক প্রশিক্ষণ দিয়ে শুরু হয় এবং তারপর গণনার জন্য IP এর কনফিগারেশন স্থান অ্যাক্সেস করে। এর পরে, এটি নিম্নলিখিত পদক্ষেপগুলি সম্পাদন করে:

1. একটি পিএফকে মেমরি লেখার অনুরোধ পাঠান এবং তারপরে তুলনা করার জন্য একই ডেটা পড়ার জন্য মেমরি পড়ার অনুরোধ পাঠান। যদি পঠিত ডেটা লেখার ডেটার সাথে মেলে তবে তা হয়
   একটি পাস. এই পরীক্ষাটি my_test (altpcietb_bfm_cfbp.v তে সংজ্ঞায়িত) নামক টাস্ক দ্বারা সঞ্চালিত হয়। এই পরীক্ষাটি প্রতিটি পিএফের জন্য দুবার পুনরাবৃত্তি হয়।
2. তুলনা করার জন্য একই ডেটা পড়ার জন্য একটি মেমরি পড়ার অনুরোধের পরে একটি VF-তে একটি মেমরি লেখার অনুরোধ পাঠান। যদি পঠিত ডেটা লেখার ডেটার সাথে মেলে তবে তা হয়
   একটি পাস. এই পরীক্ষাটি cfbp_target_test (altpcietb_bfm_cfbp.v তে সংজ্ঞায়িত) নামক টাস্ক দ্বারা সঞ্চালিত হয়। এই পরীক্ষা প্রতিটি VF জন্য পুনরাবৃত্তি হয়.

প্রথম মেমরি লিখন প্রায় 263 আমাদের মধ্যে সঞ্চালিত হয়. এটি PCIe-এর জন্য P-টাইল হার্ড আইপি-এর PF0-এর Avalon-ST RX ইন্টারফেসে পড়া একটি মেমরি দ্বারা অনুসরণ করা হয়। Avalon-ST TX ইন্টারফেসে মেমরি রিড রিকোয়েস্টের কিছুক্ষণ পরেই Completion TLP উপস্থিত হয়।
2.4। নকশা সংকলন প্রাক্তনample

1. নেভিগেট করুন /intel_pcie_ptile_ast_0_example_design/ এবং pcie_ed.qpf খুলুন।
2. আপনি যদি নিম্নলিখিত দুটি ডেভেলপমেন্ট কিটগুলির মধ্যে একটি নির্বাচন করেন, তাহলে VID- সম্পর্কিত সেটিংস .qsf-এ অন্তর্ভুক্ত করা হয় file উত্পন্ন নকশা প্রাক্তনample, এবং আপনাকে সেগুলি ম্যানুয়ালি যোগ করার প্রয়োজন নেই। মনে রাখবেন যে এই সেটিংস বোর্ড-নির্দিষ্ট।
   • Intel Stratix 10 DX P-Tile ES1 FPGA ডেভেলপমেন্ট কিট
   • ইন্টেল স্ট্র্যাটিক্স 10 ডিএক্স পি-টাইল প্রোডাকশন এফপিজিএ ডেভেলপমেন্ট কিট
   • Intel Agilex F-Series P-Tile ES0 FPGA ডেভেলপমেন্ট কিট
3. প্রসেসিং মেনুতে, স্টার্ট কম্পাইলেশন নির্বাচন করুন।

2.5। লিনাক্স কার্নেল ড্রাইভার ইনস্টল করা হচ্ছে

আপনি নকশা পরীক্ষা করতে পারেন আগেampহার্ডওয়্যারে, আপনাকে অবশ্যই লিনাক্স কার্নেল ইনস্টল করতে হবে
ড্রাইভার আপনি নিম্নলিখিত পরীক্ষাগুলি সম্পাদন করতে এই ড্রাইভার ব্যবহার করতে পারেন:
• একটি PCIe লিঙ্ক পরীক্ষা যা 100টি লেখা এবং পড়া করে
• মেমরি স্পেস DWORD
পড়ে এবং লেখে
• কনফিগারেশন স্পেস DWORD রিড এবং লেখে
(1)
উপরন্তু, আপনি নিম্নলিখিত পরামিতিগুলির মান পরিবর্তন করতে ড্রাইভার ব্যবহার করতে পারেন:
• বার ব্যবহার করা হচ্ছে
• নির্বাচিত ডিভাইস (এর জন্য বাস, ডিভাইস এবং ফাংশন (BDF) নম্বর উল্লেখ করে
যন্ত্র)
কার্নেল ড্রাইভার ইনস্টল করার জন্য নিম্নলিখিত পদক্ষেপগুলি সম্পূর্ণ করুন:

1. প্রাক্তনের অধীনে ./software/kernel/linux-এ নেভিগেট করুনampলে ডিজাইন প্রজন্মের ডিরেক্টরি।
2. ইনস্টল, লোড এবং আনলোডের অনুমতিগুলি পরিবর্তন করুন files:
   $ chmod 777 লোড আনলোড ইনস্টল করুন
3. ড্রাইভার ইনস্টল করুন:
   $ sudo ./install
4. ড্রাইভার ইনস্টলেশন যাচাই করুন:
   $lsmod | grep intel_fpga_pcie_drv
   প্রত্যাশিত ফলাফল:
   intel_fpga_pcie_drv 17792 0
5. যাচাই করুন যে লিনাক্স PCIe ডিজাইন প্রাক্তনকে স্বীকৃতি দেয়ampLe:
   $lspci -d 1172:000 -v | grep intel_fpga_pcie_drv
   দ্রষ্টব্য: আপনি যদি ভেন্ডর আইডি পরিবর্তন করে থাকেন, তাহলে ইন্টেলের জন্য নতুন ভেন্ডর আইডি প্রতিস্থাপন করুন
   এই কমান্ডে বিক্রেতা আইডি।
   প্রত্যাশিত ফলাফল:
   কার্নেল ড্রাইভার ব্যবহার করা হচ্ছে: intel_fpga_pcie_drv

2.6। নকশা চলমান প্রাক্তনample
এখানে আপনি P-Tile Avalon-ST PCIe ডিজাইন এক্সে সঞ্চালিত করতে পারেন এমন পরীক্ষার অপারেশনগুলি রয়েছে৷ampলেস:

1. এই ব্যবহারকারী নির্দেশিকা জুড়ে, শব্দ শব্দ, DWORD এবং QWORD-এর একই অর্থ রয়েছে যা PCI এক্সপ্রেস বেস স্পেসিফিকেশনে রয়েছে। একটি শব্দ হল 16 বিট, একটি DWORD হল 32 বিট এবং একটি QWORD হল 64 বিট৷

সারণি 2. P-Tile Avalon-ST PCIe ডিজাইন এক্স দ্বারা সমর্থিত টেস্ট অপারেশনampলেস

অপারেশন	প্রয়োজনীয় বার	P-Tile Avalon-ST PCIe ডিজাইন এক্স দ্বারা সমর্থিতample
0: লিঙ্ক পরীক্ষা - 100 জন লেখে এবং পড়ে	0	হ্যাঁ
1: মেমরি স্পেস লিখুন	0	হ্যাঁ
2: মেমরি স্পেস পড়ুন	0	হ্যাঁ
3: কনফিগারেশন স্পেস লিখুন	N/A	হ্যাঁ
4: কনফিগারেশন স্পেস পড়ুন	N/A	হ্যাঁ
5: বার পরিবর্তন করুন	N/A	হ্যাঁ
6: ডিভাইস পরিবর্তন করুন	N/A	হ্যাঁ
7: SR-IOV সক্ষম করুন	N/A	হ্যাঁ (*)
8: বর্তমান ডিভাইসের সাথে সম্পর্কিত প্রতিটি সক্রিয় ভার্চুয়াল ফাংশনের জন্য একটি লিঙ্ক পরীক্ষা করুন	N/A	হ্যাঁ (*)
9: DMA সম্পাদন করুন	N/A	না
10: প্রোগ্রাম ছেড়ে দিন	N/A	হ্যাঁ

দ্রষ্টব্য: (*) এই পরীক্ষাগুলি শুধুমাত্র তখনই পাওয়া যায় যখন SR-IOV ডিজাইন প্রাক্তনample নির্বাচিত হয়।
2.6.1। পিআইও ডিজাইন চালানো হচ্ছে প্রাক্তনample

1. ./software/user/ex-এ নেভিগেট করুনampলে ডিজাইন প্রাক্তন অধীনেample ডিরেক্টরি।
2. নকশা প্রাক্তন কম্পাইলampআবেদন:
   $ তৈরি করুন
3. পরীক্ষা চালান:
   $ sudo ./intel_fpga_pcie_link_test
   আপনি ম্যানুয়াল বা স্বয়ংক্রিয় মোডে Intel FPGA IP PCIe লিঙ্ক পরীক্ষা চালাতে পারেন। থেকে পছন্দ করে নিন:
   • স্বয়ংক্রিয় মোডে, অ্যাপ্লিকেশন স্বয়ংক্রিয়ভাবে ডিভাইস নির্বাচন করে। পরীক্ষাটি ভেন্ডর আইডির সাথে মিল রেখে সর্বনিম্ন BDF সহ Intel PCIe ডিভাইস নির্বাচন করে।
   পরীক্ষাটি সর্বনিম্ন উপলব্ধ বার নির্বাচন করে।
   • ম্যানুয়াল মোডে, পরীক্ষা আপনাকে বাস, ডিভাইস এবং ফাংশন নম্বর এবং বার এর জন্য জিজ্ঞাসা করে।
   Intel Stratix 10 DX বা Intel Agilex ডেভেলপমেন্ট কিটের জন্য, আপনি নির্ধারণ করতে পারেন
   নিম্নলিখিত কমান্ড টাইপ করে BDF:
   $lspci -d 1172:
   4. এখানে sampস্বয়ংক্রিয় এবং ম্যানুয়াল মোডের জন্য le প্রতিলিপি:
   স্বয়ংক্রিয় মোড:

ম্যানুয়াল মোড:

সম্পর্কিত তথ্য
PCIe লিঙ্ক ইন্সপেক্টর ওভারview
ফিজিক্যাল, ডেটা লিঙ্ক এবং লেনদেন স্তরগুলিতে লিঙ্কটি নিরীক্ষণ করতে PCIe লিঙ্ক ইন্সপেক্টর ব্যবহার করুন।
2.6.2। চলমান SR-IOV ডিজাইন এক্সample

SR-IOV ডিজাইন এক্স পরীক্ষা করার জন্য এখানে ধাপগুলি রয়েছে৷ampহার্ডওয়্যারের উপর লে:

1. সুডো চালিয়ে ইন্টেল FPGA IP PCIe লিঙ্ক পরীক্ষা চালান।/
   intel_fpga_pcie_link_test কমান্ড এবং তারপর বিকল্প 1 নির্বাচন করুন:
   ম্যানুয়ালি একটি ডিভাইস নির্বাচন করুন।
2. ফিজিক্যাল ফাংশনের BDF লিখুন যার জন্য ভার্চুয়াল ফাংশন বরাদ্দ করা হয়েছে।
3. পরীক্ষা মেনুতে যেতে বার "0" লিখুন।
4. বর্তমান ডিভাইসের জন্য SR-IOV সক্ষম করতে বিকল্প 7 লিখুন।
5. বর্তমান ডিভাইসের জন্য সক্রিয় করা ভার্চুয়াল ফাংশন সংখ্যা লিখুন.
   
6. শারীরিক ফাংশনের জন্য বরাদ্দ করা প্রতিটি সক্রিয় ভার্চুয়াল ফাংশনের জন্য একটি লিঙ্ক পরীক্ষা করতে বিকল্প 8 লিখুন। লিঙ্ক পরীক্ষার অ্যাপ্লিকেশনটি প্রতিটি ডেটার একক ওয়ার্ড দিয়ে 100টি মেমরি রাইটিং করবে এবং তারপরে চেক করার জন্য ডেটা আবার পড়বে। অ্যাপ্লিকেশনটি ভার্চুয়াল ফাংশনের সংখ্যা মুদ্রণ করবে যা পরীক্ষার শেষে লিঙ্ক পরীক্ষায় ব্যর্থ হয়েছে।
   7. একটি নতুন টার্মিনালে, lspci –d 1172 চালান: | grep -c "Altera" কমান্ড PF এবং VF-এর গণনা যাচাই করতে। প্রত্যাশিত ফলাফল হল শারীরিক ফাংশনের সংখ্যা এবং ভার্চুয়াল ফাংশনের সংখ্যার যোগফল৷

পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপি

Exampলে ইউজার গাইড আর্কাইভস

ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	ব্যবহারকারীর নির্দেশিকা
21.2	পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপিampব্যবহারকারীর নির্দেশিকা
20.3	পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপিampব্যবহারকারীর নির্দেশিকা
20.2	পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপিampব্যবহারকারীর নির্দেশিকা
20.1	পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপিampব্যবহারকারীর নির্দেশিকা
19.4	পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপিampব্যবহারকারীর নির্দেশিকা
19.1.1	পিসিআই এক্সপ্রেস ডিজাইনের জন্য পি-টাইল অ্যাভালন স্ট্রিমিং আইপিampব্যবহারকারীর নির্দেশিকা

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
আইএসও
9001:2015
নিবন্ধিত

Intel P-Tile Avalon-এর জন্য নথি সংশোধনের ইতিহাস

PCIe ডিজাইন এক্সের জন্য হার্ড আইপি স্ট্রিমিংampব্যবহারকারীর নির্দেশিকা

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2021.10.04	21.3	6.0.0	SR-IOV ডিজাইন এক্সের জন্য সমর্থিত কনফিগারেশন পরিবর্তন করা হয়েছেampএকক রুট I/O ভার্চুয়ালাইজেশন (SR-IOV) ডিজাইন এক্সের জন্য কার্যকরী বিবরণে Gen3 x16 EP এবং Gen4 x16 EP থেকে Gen3 x8 EP এবং Gen4 x8 EP পর্যন্তampলে অধ্যায়। ডিজাইন এক্স তৈরিতে ইন্টেল স্ট্র্যাটিক্স 10 ডিএক্স পি-টাইল প্রোডাকশন এফপিজিএ ডেভেলপমেন্ট কিটের সমর্থন যোগ করা হয়েছেampলে অধ্যায়।
2021.07.01	21.2	5.0.0	PIO এবং SR-IOV ডিজাইনের জন্য সিমুলেশন ওয়েভফর্মগুলি সরানো হয়েছেampবিভাগ থেকে লেস ডিজাইন অনুকরণampলে বিভাগে BDF প্রদর্শনের জন্য কমান্ড আপডেট করা হয়েছে পিআইও ডিজাইন চালানো হচ্ছে প্রাক্তনampলে
2020.10.05	20.3	3.1.0	অ্যাভালন স্ট্রিমিং ডিজাইনের প্রাক্তন থেকে রেজিস্টার বিভাগটি সরানো হয়েছেamples কোন নিয়ন্ত্রণ রেজিস্টার আছে.
2020.07.10	20.2	3.0.0	ডিজাইন প্রাক্তনের জন্য সিমুলেশন ওয়েভফর্ম, টেস্ট কেস বিবরণ এবং পরীক্ষার ফলাফলের বিবরণ যোগ করা হয়েছেampলেস মডেলসিম সিমুলেটরের জন্য সিমুলেটিং দ্য ডিজাইন এক্সে সিমুলেশন নির্দেশাবলী যোগ করা হয়েছেampলে অধ্যায়।
2020.05.07	20.1	2.0.0	পিসিআই এক্সপ্রেস ডিজাইন এক্সের জন্য ইনটেল এফপিজিএ পি-টাইল অ্যাভালন স্ট্রিমিং আইপিতে নথির শিরোনাম আপডেট করা হয়েছেampনতুন আইনি নামকরণ নির্দেশিকা পূরণের জন্য ব্যবহারকারীর নির্দেশিকা। VCS ইন্টারেক্টিভ মোড সিমুলেশন কমান্ড আপডেট করা হয়েছে।
2019.12.16	19.4	1.1.0	SR-IOV ডিজাইন প্রাক্তন যোগ করা হয়েছেampলে বর্ণনা।
2019.11.13	19.3	1.0.0	সমর্থিত কনফিগারেশনের তালিকায় Gen4 x8 এন্ডপয়েন্ট এবং Gen3 x8 এন্ডপয়েন্ট যোগ করা হয়েছে।
2019.05.03	19.1.1	1.0.0	প্রাথমিক মুক্তি।

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল এখানে বর্ণিত কোনো তথ্য, পণ্য, বা পরিষেবার প্রয়োগ বা ব্যবহারের ফলে উদ্ভূত কোনো দায় বা দায়ভার গ্রহণ করে না, যা Intel দ্বারা লিখিতভাবে স্পষ্টভাবে সম্মত হয়েছে। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়। *অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।
আইএসও
9001:2015
নিবন্ধিত

অনলাইন সংস্করণ
প্রতিক্রিয়া পাঠান
আইডি: 683038
UG-20234
সংস্করণ: 2021.10.04

দলিল/সম্পদ

পিসিআই এক্সপ্রেস ডিজাইনের জন্য ইন্টেল এফপিজিএ পি-টাইল অ্যাভালন স্ট্রিমিং আইপিample [পিডিএফ] ব্যবহারকারীর নির্দেশিকা এফপিজিএ পি-টাইল, পিসিআই এক্সপ্রেস ডিজাইনের জন্য অ্যাভালন স্ট্রিমিং আইপিample, PCI এক্সপ্রেস ডিজাইনের জন্য FPGA P-টাইল অ্যাভালন স্ট্রিমিং আইপিample, FPGA P-টাইল অ্যাভালন স্ট্রিমিং আইপি

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল