পোলার ফায়ার এফপিজিএ ইউজার গাইডের জন্য মাইক্রোচিপ UG0877 SLVS-EC রিসিভার
পুনর্বিবেচনার ইতিহাস
পুনর্বিবেচনার ইতিহাস নথিতে বাস্তবায়িত পরিবর্তনগুলি বর্ণনা করে। পরিবর্তনগুলি বর্তমান প্রকাশনা থেকে শুরু করে সংশোধনের মাধ্যমে তালিকাভুক্ত করা হয়েছে।
রিভিশন 4.0
নিম্নলিখিত এই নথির সংশোধন 4.0 এ করা পরিবর্তনগুলির একটি সারসংক্ষেপ।
- প্রতিস্থাপিত চিত্র 2, পৃষ্ঠা 2, চিত্র 3, পৃষ্ঠা 3, চিত্র 8, পৃষ্ঠা 6, এবং চিত্র 9, পৃষ্ঠা 7।
- সরানো বিভাগ পিএলএল প্রেরণ, পৃষ্ঠা 4.
- আপডেট করা টেবিল 1, পৃষ্ঠা 3, টেবিল 3, পৃষ্ঠা 7, টেবিল 4, পৃষ্ঠা 7, এবং টেবিল 5, পৃষ্ঠা 8।
- পিক্সেল ক্লক জেনারেশনের জন্য আপডেট করা বিভাগ PLL, পৃষ্ঠা 4।
- আপডেট করা বিভাগ কনফিগারেশন প্যারামিটার, পৃষ্ঠা 7।
রিভিশন 3.0
নিম্নলিখিত এই নথির সংশোধন 3.0 এ করা পরিবর্তনগুলির একটি সারসংক্ষেপ।
- SLVS-EC IP, পৃষ্ঠা 2
- 3 পৃষ্ঠায় টেবিল 7
রিভিশন 2.0
নিম্নলিখিত এই নথির সংশোধন 2.0 এ করা পরিবর্তনগুলির একটি সারসংক্ষেপ।
- SLVS-EC IP, পৃষ্ঠা 2
- ট্রান্সসিভার কনফিগারেশন, পৃষ্ঠা 3
- 3 পৃষ্ঠায় টেবিল 7
রিভিশন 1.0
রিভিশন 1.0 ছিল এই নথির প্রথম প্রকাশনা
SLVS-EC IP
SLVS-EC হল পরবর্তী প্রজন্মের উচ্চ-রেজোলিউশন CMOS ইমেজ সেন্সরগুলির জন্য Sony-এর উচ্চ-গতির ইন্টারফেস। এমবেডেড ক্লক প্রযুক্তির কারণে এই মানটি লেন-থেকে-লেন তির্যক সহনশীল। এটি উচ্চ-গতি এবং দীর্ঘ-দূরত্বের সংক্রমণের ক্ষেত্রে একটি বোর্ড-স্তরের নকশাকে সহজ করে তোলে। SLVS-EC Rx IP কোর পোলারফায়ার FPGA-এর জন্য ইমেজ সেন্সর ডেটা পাওয়ার জন্য SLVS-EC ইন্টারফেস প্রদান করে। IP 4.752 Gbps পর্যন্ত গতি সমর্থন করে। আইপি কোর RAW 8, RAW 10 এবং RAW 12 কনফিগারেশনের জন্য দুই, চার এবং আট লেন সমর্থন করে। নিম্নলিখিত চিত্রটি SLVS-EC ক্যামেরা সমাধানের জন্য সিস্টেম ডায়াগ্রাম দেখায়।
চিত্র 1 • SLVS-EC আইপি ব্লক ডায়াগ্রাম
পোলার ফায়ার® ট্রান্সসিভার SLVS-EC সেন্সরের জন্য PHY ইন্টারফেস হিসাবে ব্যবহৃত হয় যেহেতু SLVS-EC ইন্টারফেস এমবেডেড ক্লক প্রযুক্তি ব্যবহার করে। এটি 8b10b এনকোডিংও ব্যবহার করে, যা পোলারফায়ার ট্রান্সসিভার ব্যবহার করে পুনরুদ্ধার করা যেতে পারে। পোলারফায়ার এফপিজিএ-তে 24 লো-পাওয়ার পর্যন্ত 12.7 Gbps ট্রান্সসিভার লেন রয়েছে। এই ট্রান্সসিভার লেনগুলিকে SLVS-EC PHY রিসিভার লেন হিসাবে কনফিগার করা যেতে পারে। পূর্ববর্তী চিত্রে দেখানো হয়েছে, ট্রান্সসিভার আউটপুট SLVS-EC Rx IP কোরের সাথে সংযুক্ত।
SLVS-EC রিসিভার সলিউশন
নিম্নলিখিত চিত্রটি SLVS-EC IP-এর Libero SoC সফ্টওয়্যার শীর্ষ স্তরের নকশা বাস্তবায়ন এবং SLVS-EC রিসিভার সমাধানের জন্য প্রয়োজনীয় উপাদানগুলি দেখায়।
চিত্র 2 • SLVS-EC IP স্মার্টডিজাইন
ট্রান্সসিভার কনফিগারেশন
নিম্নলিখিত চিত্রটি ট্রান্সসিভার ইন্টারফেস কনফিগারেশন দেখায়।
চিত্র 3 • ট্রান্সসিভার ইন্টারফেস কনফিগারার
ট্রান্সসিভার দুই বা চার লেনে কনফিগার করা যেতে পারে। এছাড়াও, ট্রান্সসিভারের গতি "ট্রান্সসিভার ডেটা রেট" এ সেট করা যেতে পারে। SLVS-EC ইন্টারফেস নিম্নলিখিত টেবিলে তালিকাভুক্ত দুটি বড রেট সমর্থন করে।
সারণি 1 • SLVS-EC বড রেট
| বাউড গ্রেড | Mbps এ বড রেট |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
পিক্সেল ক্লক জেনারেশনের জন্য পিএলএল
ট্রান্সসিভার জেনারেটেড ফ্যাব্রিক ক্লক থেকে পিক্সেল ঘড়ি তৈরি করার জন্য একটি PLL প্রয়োজন হয়, LANE0_RX_CLOCK। পিক্সেল ঘড়ি তৈরির সূত্র নিচে দেওয়া হল।
পিক্সেল ঘড়ি = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
নিম্নলিখিত চিত্রে দেখানো হিসাবে RAW 8 এর জন্য PF_CCC কনফিগার করুন।
চিত্র 4 • ঘড়ির কন্ডিশনার সার্কিটরি
নকশা বিবরণ
নিম্নলিখিত চিত্রটি SLVS-EC ফ্রেম বিন্যাস কাঠামো দেখায়।
চিত্র 5 • SLVS-EC ফ্রেম বিন্যাস কাঠামো
প্যাকেট হেডারে বৈধ লাইন সহ ফ্রেমের শুরু এবং শেষ সংকেত সম্পর্কে তথ্য রয়েছে। PHY কন্ট্রোল কোডগুলি SLVS-EC প্যাকেট তৈরি করতে প্যাকেট হেডারের উপরে যোগ করা হয়। নিম্নলিখিত সারণী SLVS-EC প্রোটোকলে ব্যবহৃত বিভিন্ন PHY কন্ট্রোল কোডগুলির তালিকা করে।
সারণি 2 • PHY কন্ট্রোল কোড
PHY কন্ট্রোল কোড 8b10b প্রতীক সমন্বয়
স্টার্ট কোড K.28.5 - K.27.7 - K.28.2 - K.27.7
শেষ কোড K.28.5 - K.29.7 - K.30.7 - K.29.7
প্যাড কোড K.23.7 - K.28.4 - K.28.6 - K.28.3
সিঙ্ক কোড K.28.5 – D.10.5 – D.10.5 – D.10.5
নিষ্ক্রিয় কোড D.00.0 – D.00.0 – D.00.0 – D.00.0
SLVS-EC RX IP কোর
এই বিভাগটি SLVS-EC রিসিভার IP-এর হার্ডওয়্যার বাস্তবায়নের বিবরণ বর্ণনা করে। নিম্নলিখিত চিত্রটি Sony SLVS-EC রিসিভার সমাধান দেখায় যাতে পোলার ফায়ার SLVS-EC RX IP রয়েছে৷ এই আইপি পোলার ফায়ার ট্রান্সসিভার ইন্টারফেস ব্লকের সাথে ব্যবহার করা হয়। নিম্নলিখিত চিত্রটি SLVS-EC Rx IP এর অভ্যন্তরীণ ব্লকগুলি দেখায়।
চিত্র 6 • SLVS-EC RX IP এর অভ্যন্তরীণ ব্লক
সারিবদ্ধকারী
এই মডিউলটি পোলারফায়ার ট্রান্সসিভার ব্লক থেকে ডেটা গ্রহণ করে এবং সিঙ্ক কোডে সারিবদ্ধ করে। এই মডিউলটি ট্রান্সসিভার থেকে প্রাপ্ত বাইটে সিঙ্ক কোড খোঁজে এবং বাইট সীমানায় লক করে।
slvsec_phy_rx
এই মডিউলটি অ্যালাইনার থেকে ডেটা গ্রহণ করে এবং আগত SLVS PHY প্যাকেটগুলিকে ডিকোড করে। এই মডিউলটি সিঙ্ক্রোনাইজেশন সিকোয়েন্সের মধ্য দিয়ে যায় এবং তারপর, স্টার্ট কোড থেকে শুরু করে এবং শেষ কোডে শেষ হয় pkt_en সিগন্যাল তৈরি করে। এটি ডাটা প্যাকেট থেকে PAD কোডও সরিয়ে দেয় এবং পরবর্তী মডিউলে ডাটা পাঠায় যা হল slvsrx_decoder।
slvsrx_decoder
এই মডিউলটি slvsec_phy_rx মডিউল থেকে ডেটা গ্রহণ করে এবং পেলোড থেকে পিক্সেল ডেটা বের করে। এই মডিউলটি প্রতি লেন প্রতি ঘড়িতে চার পিক্সেল বের করে এবং আউটপুটে পাঠায়। এটি সক্রিয় ভিডিও ডেটা যাচাইকারী সক্রিয় লাইনগুলির জন্য লাইন বৈধ সংকেত তৈরি করে। এটি SLVS-EC প্যাকেটের প্যাকেট হেডারে ফ্রেম স্টার্ট এবং ফ্রেমের শেষ বিটগুলি দেখে ফ্রেম বৈধ সংকেত তৈরি করে
ডেটা ডিকোডিং স্টেট সহ FSM
নিম্নলিখিত চিত্রটি SLVS-EC RX IP-এর জন্য FSM দেখায়।
চিত্র 7 • SLVS-EC RX IP এর জন্য FSM
SLVS-EC রিসিভার আইপি কনফিগারেশন
নিম্নলিখিত চিত্রটি SLVS-EC রিসিভার আইপি কনফিগারেশন দেখায়।
চিত্র 8 • SLVS-EC রিসিভার আইপি কনফিগারার
কনফিগারেশন পরামিতি
নিম্নলিখিত সারণীতে SLVS-EC রিসিভার আইপি ব্লকের হার্ডওয়্যার বাস্তবায়নে ব্যবহৃত কনফিগারেশন পরামিতিগুলির বিবরণ তালিকাভুক্ত করা হয়েছে। এগুলি জেনেরিক পরামিতি এবং আবেদনের প্রয়োজনীয়তার উপর ভিত্তি করে পরিবর্তিত হতে পারে।
সারণি 3 • কনফিগারেশন পরামিতি
নাম বর্ণনা
DATA_WIDTH ইনপুট পিক্সেল ডেটা প্রস্থ। RAW 8, RAW 10, এবং RAW 12 সমর্থন করে।
LANE_WIDTH নম্বর SLVS-EC লেনের। দুই, চার, এবং আট লেন সমর্থন করে।
BUFF_DEPTH বাফারের গভীরতা। সক্রিয় ভিডিও লাইনে সক্রিয় পিক্সেলের সংখ্যা।
নিম্নলিখিত সমীকরণ ব্যবহার করে বাফার গভীরতা গণনা করা যেতে পারে:
BUFF_DEPTH = সিল (অনুভূমিক রেজোলিউশন * RAW প্রস্থ) / (32 * লেনের প্রস্থ))
Example: RAW প্রস্থ = 8, লেনের প্রস্থ = 4, এবং অনুভূমিক রেজোলিউশন = 1920 পিক্সেল
BUFF_DEPTH = সিল (1920 * 8)/ (32*4)) = 120
ইনপুট এবং আউটপুট
নিম্নলিখিত টেবিলে SLVS-EC RX IP কনফিগারেশন প্যারামিটারের ইনপুট এবং আউটপুট পোর্টগুলি তালিকাভুক্ত করা হয়েছে
সারণি 4 • ইনপুট এবং আউটপুট পোর্ট
| সংকেত নাম | দিকনির্দেশনা | প্রস্থ | বর্ণনা |
| লেন#_RX_CLK | ইনপুট | 1 | সেই নির্দিষ্ট লেনের জন্য ট্রান্সসিভার থেকে ঘড়ি উদ্ধার করা হয়েছে |
| লেন#_RX_READY | ইনপুট | 1 | লেনের জন্য ডেটা প্রস্তুত সংকেত |
| লেন#_RX_VALID | ইনপুট | 1 | লেনের জন্য ডেটা বৈধ সংকেত |
| LANE#_RX_DATA | ইনপুট | 32 | লেন ট্রান্সসিভার থেকে ডেটা পুনরুদ্ধার করেছে |
| LINE_VALID_O | আউটপুট | 1 | একটি লাইনে সক্রিয় পিক্সেলের জন্য ডেটা বৈধ সংকেত |
| FRAME_VALID_O | আউটপুট | 1 | একটি ফ্রেমে সক্রিয় লাইনের জন্য বৈধ সংকেত |
| DATA_OUT_O | আউটপুট | DATA_WIDTH*LANE_WIDTH*4 | পিক্সেল ডেটা আউটপুট |
টাইমিং ডায়াগ্রাম
নিম্নলিখিত চিত্রটি SLVS-EC আইপি টাইমিং ডায়াগ্রাম দেখায়।
চিত্র 9 • SLVS-EC IP টাইমিং ডায়াগ্রাম
সম্পদের ব্যবহার
নিম্নলিখিত সারণী হিসাবে এর সম্পদের ব্যবহার দেখায়ample SLVS-EC রিসিভার কোর একটি PolarFire FPGA (MPF300TS-1FCG1152I প্যাকেজে) RAW 8 এবং চার লেন এবং 1920 অনুভূমিক রেজোলিউশন কনফিগারেশনের জন্য প্রয়োগ করা হয়েছে।
সারণি 5 • সম্পদ ব্যবহার
| উপাদান | ব্যবহার |
| ডিএফএফ | 3001 |
| 4-ইনপুট LUTs | 1826 |
| LSRAM | 16 |
দলিল/সম্পদ
 |
পোলারফায়ার এফপিজিএর জন্য মাইক্রোচিপ UG0877 SLVS-EC রিসিভার [পিডিএফ] ব্যবহারকারীর নির্দেশিকা UG0877, PolarFire FPGA-এর জন্য UG0877 SLVS-EC রিসিভার, PolarFire FPGA-এর জন্য SLVS-EC রিসিভার, PolarFire FPGA-এর জন্য রিসিভার, PolarFire FPGA |
