এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সample

দ্রুত শুরু নির্দেশিকা

F-Tile Interlaken Intel® FPGA IP কোর একটি সিমুলেশন টেস্টবেঞ্চ প্রদান করে। একটি হার্ডওয়্যার ডিজাইন প্রাক্তনample যা কম্পাইলেশন এবং হার্ডওয়্যার টেস্টিং সমর্থন করে Intel Quartus® Prime Pro Edition সফ্টওয়্যার সংস্করণ 21.4-এ পাওয়া যাবে। আপনি ডিজাইন তৈরি করার সময় প্রাক্তনample, পরামিতি সম্পাদক স্বয়ংক্রিয়ভাবে তৈরি করে fileনকশা অনুকরণ, কম্পাইল, এবং পরীক্ষা করার জন্য প্রয়োজনীয়।
টেস্টবেঞ্চ এবং ডিজাইন প্রাক্তনample F-টাইল ডিভাইসের জন্য NRZ এবং PAM4 মোড সমর্থন করে। এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি কোর ডিজাইন এক্স জেনারেট করেampলেনের সংখ্যা এবং ডেটা রেটগুলির নিম্নলিখিত সমর্থিত সমন্বয়গুলির জন্য les.

আইপি সমর্থিত লেনের সংখ্যা এবং ডেটা হারের সমন্বয়
নিম্নলিখিত সংমিশ্রণগুলি ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.3-এ সমর্থিত। ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণের ভবিষ্যত সংস্করণে অন্যান্য সমস্ত সংমিশ্রণ সমর্থিত হবে।

লেনের সংখ্যা	লেন রেট (Gbps)
	6.25	10.3125	12.5	25.78125	53.125
4	হ্যাঁ	–	হ্যাঁ	হ্যাঁ	–
6	–	–	–	হ্যাঁ	হ্যাঁ
8	–	–	হ্যাঁ	হ্যাঁ	–
10	–	–	হ্যাঁ	হ্যাঁ	–
12	–	হ্যাঁ	হ্যাঁ	হ্যাঁ	–

চিত্র 1. ডিজাইনের জন্য উন্নয়নের ধাপample

দ্রষ্টব্য: হার্ডওয়্যার সংকলন এবং পরীক্ষা ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.4 এ উপলব্ধ হবে।
এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি কোর ডিজাইন প্রাক্তনample নিম্নলিখিত বৈশিষ্ট্য সমর্থন করে:

• অভ্যন্তরীণ TX থেকে RX সিরিয়াল লুপব্যাক মোড
• স্বয়ংক্রিয়ভাবে নির্দিষ্ট আকারের প্যাকেট তৈরি করে
• মৌলিক প্যাকেট চেকিং ক্ষমতা
• পুনরায় পরীক্ষার উদ্দেশ্যে ডিজাইন রিসেট করতে সিস্টেম কনসোল ব্যবহার করার ক্ষমতা

চিত্র 2. উচ্চ-স্তরের ব্লক ডায়াগ্রাম

সম্পর্কিত তথ্য

• এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ব্যবহারকারী গাইড
• এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি রিলিজ নোট

হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা

প্রাক্তন পরীক্ষা করতেampলে ডিজাইন, নিম্নলিখিত হার্ডওয়্যার এবং সফ্টওয়্যার ব্যবহার করুন:

• ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.3
• সিস্টেম কনসোল
• সমর্থিত সিমুলেটর:
  • সিনোপসিস* ভিসিএস*
  • Synopsys VCS MX
  • সিমেন্স* EDA মডেলসিম* SE বা Questa*

দ্রষ্টব্য:  ডিজাইন প্রাক্তন জন্য হার্ডওয়্যার সমর্থনample ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.4 এ পাওয়া যাবে।

ডিজাইন তৈরি করা হচ্ছে

চিত্র 3। পদ্ধতি

ডিজাইন প্রাক্তন তৈরি করতে এই পদক্ষেপগুলি অনুসরণ করুনampলে এবং টেস্টবেঞ্চ:

1. Intel Quartus Prime Pro Edition সফটওয়্যারে ক্লিক করুন File ➤ একটি নতুন ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প তৈরি করতে নতুন প্রজেক্ট উইজার্ড, অথবা ক্লিক করুন File ➤ একটি বিদ্যমান ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প খুলতে প্রকল্প খুলুন। উইজার্ড আপনাকে একটি ডিভাইস নির্দিষ্ট করতে অনুরোধ করে।
2. ডিভাইস পরিবার Agilex নির্দিষ্ট করুন এবং আপনার ডিজাইনের জন্য F-টাইল সহ ডিভাইস নির্বাচন করুন।
3. IP ক্যাটালগে, F-Tile Interlaken Intel FPGA IP সনাক্ত করুন এবং ডাবল-ক্লিক করুন। নতুন আইপি ভেরিয়েন্ট উইন্ডো প্রদর্শিত হবে।
4. একটি শীর্ষ-স্তরের নাম উল্লেখ করুন আপনার কাস্টম আইপি বৈচিত্রের জন্য। প্যারামিটার এডিটর আইপি বৈচিত্র সেটিংস সংরক্ষণ করে a file নাম .আইপি
5. ওকে ক্লিক করুন। পরামিতি সম্পাদক উপস্থিত হয়।

চিত্র 4. প্রাক্তনampলে ডিজাইন ট্যাব

6. আইপি ট্যাবে, আপনার আইপি কোর বৈচিত্রের জন্য পরামিতিগুলি নির্দিষ্ট করুন৷
7. প্রাক্তনampলে ডিজাইন ট্যাবে, টেস্টবেঞ্চ তৈরি করতে সিমুলেশন বিকল্পটি নির্বাচন করুন।
দ্রষ্টব্য: সংশ্লেষণ বিকল্প হার্ডওয়্যার প্রাক্তনের জন্যample ডিজাইন, যা ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.4-এ পাওয়া যাবে।
8. জেনারেটেড এইচডিএল ফর্ম্যাটের জন্য, ভেরিলগ এবং ভিএইচডিএল উভয় বিকল্প উপলব্ধ।
9. Generate Ex-এ ক্লিক করুনampলে ডিজাইন। প্রাক্তন নির্বাচন করুনampলে ডিজাইন ডিরেক্টরি উইন্ডো প্রদর্শিত হবে।
10. আপনি ডিজাইন পরিবর্তন করতে চান তাহলে exampডিফল্ট থেকে le ডিরেক্টরি পাথ বা নাম প্রদর্শিত হয় (ilk_f_0_example_design), নতুন পাথ ব্রাউজ করুন এবং নতুন ডিজাইন এক্স টাইপ করুনample ডিরেক্টরির নাম।
11। ঠিক আছে ক্লিক করুন।

দ্রষ্টব্য: এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইনে প্রাক্তনample, একটি SystemPLL স্বয়ংক্রিয়ভাবে তাত্ক্ষণিক হয়, এবং F-Tile Interlaken Intel FPGA IP কোরের সাথে সংযুক্ত হয়। ডিজাইনে SystemPLL হায়ারার্কি পাথ প্রাক্তনample হল:

example_design.test_env_inst.test_dut.dut.pll

ডিজাইনে SystemPLL প্রাক্তনample ট্রান্সসিভার হিসাবে একই 156.26 MHz রেফারেন্স ঘড়ি শেয়ার করে।

ডিরেক্টরি কাঠামো

এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি কোর নিম্নলিখিতগুলি তৈরি করে fileডিজাইন প্রাক্তন জন্য sampLe:
চিত্র 5. ডিরেক্টরি কাঠামো

টেবিল 2। হার্ডওয়্যার ডিজাইন প্রাক্তনample File বর্ণনা
এগুলো files আছেample_installation_dir>/ilk_f_0_example_design ডিরেক্টরি।

File নাম	বর্ণনা
example_design.qpf	ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প file.
example_design.qsf	ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প সেটিংস file
example_design.sdc জেtag_timing_template.sdc	Synopsys ডিজাইন সীমাবদ্ধতা file. আপনি আপনার নিজের ডিজাইনের জন্য অনুলিপি এবং পরিবর্তন করতে পারেন।
sysconsole_testbench.tcl	প্রধান file সিস্টেম কনসোল অ্যাক্সেস করার জন্য

দ্রষ্টব্য: ডিজাইন প্রাক্তন জন্য হার্ডওয়্যার সমর্থনample ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যার সংস্করণ 21.4 এ পাওয়া যাবে।

টেবিল 3. টেস্টবেঞ্চ File বর্ণনা

এই file ভিতরেample_installation_dir>/ilk_f_0_example_design/ example_design/rtl ডিরেক্টরি।

File নাম	বর্ণনা
top_tb.sv	টপ লেভেল টেস্টবেঞ্চ file.

টেবিল 4. টেস্টবেঞ্চ স্ক্রিপ্ট

এগুলো files আছেample_installation_dir>/ilk_f_0_example_design/ example_design/testbench ডিরেক্টরি

File নাম	বর্ণনা
run_vcs.sh	টেস্টবেঞ্চ চালানোর জন্য Synopsys VCS স্ক্রিপ্ট।
run_vcsmx.sh	টেস্টবেঞ্চ চালানোর জন্য Synopsys VCS MX স্ক্রিপ্ট।
run_mentor.tcl	টেস্টবেঞ্চ চালানোর জন্য সিমেন্স ইডিএ মডেলসিম এসই বা কোয়েস্টা স্ক্রিপ্ট।

নকশা অনুকরণ করা প্রাক্তনampলে টেস্টবেঞ্চ

চিত্র 6। পদ্ধতি

টেস্টবেঞ্চ অনুকরণ করতে এই পদক্ষেপগুলি অনুসরণ করুন:

1. কমান্ড প্রম্পটে, টেস্টবেঞ্চ সিমুলেশন ডিরেক্টরিতে পরিবর্তন করুন। ডিরেক্টরি পাথ হলample_installation_dir>/example_design/ testbench.
2. আপনার পছন্দের সমর্থিত সিমুলেটরের জন্য সিমুলেশন স্ক্রিপ্ট চালান। স্ক্রিপ্ট কম্পাইল করে এবং সিমুলেটরে টেস্টবেঞ্চ চালায়। আপনার স্ক্রিপ্টটি পরীক্ষা করা উচিত যে সিমুলেশন সম্পূর্ণ হওয়ার পরে এসওপি এবং ইওপি গণনা মেলে।

সারণি 5. সিমুলেশন চালানোর পদক্ষেপ

সিমুলেটর	নির্দেশনা
ভিসিএস	কমান্ড লাইনে, টাইপ করুন:   sh run_vcs.sh
ভিসিএস এমএক্স	কমান্ড লাইনে, টাইপ করুন:   sh run_vcsmx.sh
মডেলসিম এসই বা কোয়েস্টা	কমান্ড লাইনে, টাইপ করুন:   vsim -do run_mentor.tcl আপনি যদি মডেলসিম জিইউআই না এনে অনুকরণ করতে পছন্দ করেন তবে টাইপ করুন:   vsim -c -do run_mentor.tcl

3. ফলাফল বিশ্লেষণ. একটি সফল সিমুলেশন প্যাকেট পাঠায় এবং গ্রহণ করে এবং "পরীক্ষা পাস" প্রদর্শন করে।

ডিজাইন প্রাক্তন জন্য testbenchample নিম্নলিখিত কাজগুলি সম্পন্ন করে:

• এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি কোরকে ইনস্ট্যান্টিয়েট করে।
• PHY স্ট্যাটাস প্রিন্ট করে।
• মেটাফ্রেম সিঙ্ক্রোনাইজেশন (SYNC_LOCK) এবং শব্দ (ব্লক) সীমানা (WORD_LOCK) চেক করে।
• পৃথক লেনগুলি লক এবং সারিবদ্ধ হওয়ার জন্য অপেক্ষা করে৷
• প্যাকেট প্রেরণ শুরু করে।
• প্যাকেট পরিসংখ্যান পরীক্ষা করে:
  • CRC24 ত্রুটি
  • এসওপি
  • ইওপি

নিম্নলিখিত এসample আউটপুট একটি সফল সিমুলেশন পরীক্ষা চালানোর চিত্র তুলে ধরে:

নকশা সংকলন প্রাক্তনample

1. প্রাক্তন নিশ্চিত করুনampলে ডিজাইন জেনারেশন সম্পূর্ণ।
2. ইন্টেল কোয়ার্টাস প্রাইম প্রো সংস্করণ সফ্টওয়্যারে, ইন্টেল কোয়ার্টাস প্রাইম প্রকল্পটি খুলুনample_installation_dir>/example_design.qpf>।
3. প্রসেসিং মেনুতে, স্টার্ট কম্পাইলেশন ক্লিক করুন।

ডিজাইন প্রাক্তনampলে বর্ণনা

নকশা প্রাক্তনample ইন্টারলেকেন আইপি কোরের কার্যকারিতা প্রদর্শন করে।

ডিজাইন প্রাক্তনampলে উপাদান

প্রাক্তনample ডিজাইন সিস্টেম এবং পিএলএল রেফারেন্স ঘড়ি এবং প্রয়োজনীয় নকশা উপাদান সংযোগ করে। প্রাক্তনample ডিজাইন অভ্যন্তরীণ লুপব্যাক মোডে আইপি কোর কনফিগার করে এবং আইপি কোর TX ব্যবহারকারী ডেটা স্থানান্তর ইন্টারফেসে প্যাকেট তৈরি করে। আইপি কোর এই প্যাকেটগুলিকে ট্রান্সসিভারের মাধ্যমে অভ্যন্তরীণ লুপব্যাক পথে পাঠায়।
আইপি কোর রিসিভার লুপব্যাক পথে প্যাকেটগুলি গ্রহণ করার পরে, এটি ইন্টারলেকেন প্যাকেটগুলি প্রক্রিয়া করে এবং সেগুলিকে RX ব্যবহারকারী ডেটা স্থানান্তর ইন্টারফেসে প্রেরণ করে। প্রাক্তনampলে ডিজাইন চেক করে যে প্যাকেটগুলি প্রাপ্ত এবং প্রেরণ করা মিলেছে।
এফ-টাইল ইন্টারলেকেন ইন্টেল আইপি ডিজাইন প্রাক্তনample নিম্নলিখিত উপাদানগুলি অন্তর্ভুক্ত করে:

1. এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি কোর
2. প্যাকেট জেনারেটর এবং প্যাকেট চেকার
3. এফ-টাইল রেফারেন্স এবং সিস্টেম পিএলএল ঘড়ি ইন্টেল এফপিজিএ আইপি কোর

ইন্টারফেস সংকেত

সারণি 6. ডিজাইন এক্সampলে ইন্টারফেস সংকেত

পোর্টের নাম	দিকনির্দেশনা	প্রস্থ (বিট)	বর্ণনা
mgmt_clk	ইনপুট	1	সিস্টেম ঘড়ি ইনপুট। ঘড়ি ফ্রিকোয়েন্সি 100 MHz হতে হবে।
pll_ref_clk	ইনপুট	1	ট্রান্সসিভার রেফারেন্স ঘড়ি। RX CDR PLL চালায়।
rx_pin	ইনপুট	লেনের সংখ্যা	রিসিভার SERDES ডেটা পিন।
tx_pin	আউটপুট	লেনের সংখ্যা	SERDES ডেটা পিন প্রেরণ করুন।
rx_pin_n(1)	ইনপুট	লেনের সংখ্যা	রিসিভার SERDES ডেটা পিন।
tx_pin_n(1)	আউটপুট	লেনের সংখ্যা	SERDES ডেটা পিন প্রেরণ করুন।
mac_clk_pll_ref	ইনপুট	1	এই সংকেতটি অবশ্যই একটি PLL দ্বারা চালিত হতে হবে এবং একই ঘড়ির উত্স ব্যবহার করতে হবে যা pll_ref_clk চালায়। এই সংকেত শুধুমাত্র PAM4 মোড ডিভাইস বৈচিত্রের মধ্যে উপলব্ধ.
usr_pb_reset_n	ইনপুট	1	সিস্টেম রিসেট।

(1) শুধুমাত্র PAM4 ভেরিয়েন্টে উপলব্ধ।

ইন্টেল কর্পোরেশন। সমস্ত অধিকার সংরক্ষিত. ইন্টেল, ইন্টেল লোগো এবং অন্যান্য ইন্টেল চিহ্নগুলি হল ইন্টেল কর্পোরেশন বা এর সহযোগী সংস্থাগুলির ট্রেডমার্ক৷ ইন্টেল তার এফপিজিএ এবং সেমিকন্ডাক্টর পণ্যগুলির কার্যকারিতাকে ইন্টেলের স্ট্যান্ডার্ড ওয়ারেন্টি অনুসারে বর্তমান স্পেসিফিকেশনের জন্য ওয়ারেন্টি দেয়, তবে নোটিশ ছাড়াই যে কোনও সময় যে কোনও পণ্য এবং পরিষেবাতে পরিবর্তন করার অধিকার সংরক্ষণ করে। ইন্টেল লিখিতভাবে স্পষ্টভাবে সম্মত হওয়া ছাড়া এখানে বর্ণিত কোনো তথ্য, পণ্য বা পরিষেবার আবেদন বা ব্যবহারের ফলে উদ্ভূত কোনো দায়িত্ব বা দায়ভার গ্রহণ করে না। Intel গ্রাহকদের কোনো প্রকাশিত তথ্যের উপর নির্ভর করার আগে এবং পণ্য বা পরিষেবার জন্য অর্ডার দেওয়ার আগে ডিভাইসের স্পেসিফিকেশনের সর্বশেষ সংস্করণ পেতে পরামর্শ দেওয়া হয়।
*অন্যান্য নাম এবং ব্র্যান্ড অন্যদের সম্পত্তি হিসাবে দাবি করা যেতে পারে।

ম্যাপ নিবন্ধন করুন

দ্রষ্টব্য:

• ডিজাইন প্রাক্তনample রেজিস্টার ঠিকানা 0x20** দিয়ে শুরু হয় যখন ইন্টারলেকেন আইপি কোর রেজিস্টার ঠিকানা 0x10** দিয়ে শুরু হয়।
• F-টাইল PHY রেজিস্টার ঠিকানা 0x30** দিয়ে শুরু হয় যখন F-টাইল FEC রেজিস্টার ঠিকানা 0x40** দিয়ে শুরু হয়। FEC রেজিস্টার শুধুমাত্র PAM4 মোডে উপলব্ধ।
• অ্যাক্সেস কোড: RO-রিড অনলি, এবং RW-পড়ুন/লিখুন।
• সিস্টেম কনসোল ডিজাইন প্রাক্তন পড়াample রেজিস্টার করে এবং স্ক্রিনে পরীক্ষার অবস্থা রিপোর্ট করে।

সারণি 7. ডিজাইন এক্সample নিবন্ধন মানচিত্র

অফসেট	নাম	অ্যাক্সেস	বর্ণনা
8'h00	সংরক্ষিত
8'h01	সংরক্ষিত
8'h02	সিস্টেম পিএলএল রিসেট	RO	নিম্নলিখিত বিটগুলি সিস্টেম পিএলএল রিসেট অনুরোধ নির্দেশ করে এবং মান সক্ষম করে: • বিট [0] – sys_pll_rst_req • বিট [1] – sys_pll_rst_en
8'h03	RX লেন সারিবদ্ধ	RO	RX লেনের প্রান্তিককরণ নির্দেশ করে।
8'h04	WORD লক করা আছে	RO	[NUM_LANES–1:0] – শব্দ (ব্লক) সীমানা সনাক্তকরণ।
8'h05	সিঙ্ক লক করা হয়েছে	RO	[NUM_LANES–1:0] – মেটাফ্রেম সিঙ্ক্রোনাইজেশন।
8'h06 – 8'h09	CRC32 ত্রুটি গণনা	RO	CRC32 ত্রুটি গণনা নির্দেশ করে।
8'h0A	CRC24 ত্রুটি গণনা	RO	CRC24 ত্রুটি গণনা নির্দেশ করে।
8'h0B	ওভারফ্লো/আন্ডারফ্লো সংকেত	RO	নিম্নলিখিত বিটগুলি নির্দেশ করে: • বিট [৩] - TX আন্ডারফ্লো সংকেত • বিট [২] – TX ওভারফ্লো সংকেত • বিট [1] – RX ওভারফ্লো সংকেত
8'h0C	এসওপি গণনা	RO	SOP সংখ্যা নির্দেশ করে।
8'h0D	ইওপি গণনা	RO	EOP সংখ্যা নির্দেশ করে
8'h0E	ত্রুটি গণনা	RO	নিম্নলিখিত ত্রুটির সংখ্যা নির্দেশ করে: • লেনের প্রান্তিককরণের ক্ষতি • অবৈধ নিয়ন্ত্রণ শব্দ • অবৈধ ফ্রেমিং প্যাটার্ন • অনুপস্থিত SOP বা EOP সূচক
8'h0F	send_data_mm_clk	RW	জেনারেটর সংকেত সক্রিয় করতে 1 থেকে বিট [0] লিখুন।
8'h10	পরীক্ষক ত্রুটি		চেকার ত্রুটি নির্দেশ করে। (এসওপি ডেটা ত্রুটি, চ্যানেল নম্বর ত্রুটি এবং পিএলডি ডেটা ত্রুটি)
8'h11	সিস্টেম পিএলএল লক	RO	বিট [0] পিএলএল লক ইঙ্গিত নির্দেশ করে।
8'h14	TX SOP গণনা	RO	প্যাকেট জেনারেটর দ্বারা উত্পন্ন SOP সংখ্যা নির্দেশ করে।
8'h15	TX EOP গণনা	RO	প্যাকেট জেনারেটর দ্বারা উত্পন্ন EOP সংখ্যা নির্দেশ করে।
8'h16	একটানা প্যাকেট	RW	ক্রমাগত প্যাকেট সক্রিয় করতে 1 থেকে বিট [0] লিখুন।
অব্যাহত…

অফসেট	নাম	অ্যাক্সেস	বর্ণনা
8'h39	ECC ত্রুটি গণনা	RO	ECC ত্রুটির সংখ্যা নির্দেশ করে৷
8'h40	ECC ভুল গণনা সংশোধন করেছে	RO	সংশোধন করা ECC ত্রুটির সংখ্যা নির্দেশ করে৷
8'h50	tile_tx_rst_n	WO	TX-এর জন্য SRC-তে টাইল রিসেট করা হয়েছে।
8'h51	tile_rx_rst_n	WO	RX-এর জন্য SRC-তে টাইল রিসেট।
8'h52	tile_tx_rst_ack_n	RO	TX-এর জন্য SRC থেকে টাইল রিসেটের স্বীকৃতি।
8'h53	tile_rx_rst_ack_n	RO	RX-এর জন্য SRC থেকে টাইল রিসেট স্বীকৃতি।

রিসেট করুন

এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি কোরে, আপনি রিসেট শুরু করেন (reset_n=0) এবং যতক্ষণ না আইপি কোর একটি রিসেট স্বীকৃতি (reset_ack_n=0) ফেরত না দেয় ততক্ষণ ধরে রাখুন। রিসেট মুছে ফেলার পর (reset_n=1), রিসেট স্বীকৃতি তার প্রাথমিক অবস্থায় ফিরে আসে
(reset_ack_n=1)। ডিজাইনে প্রাক্তনample, একটি rst_ack_sticky রেজিস্টার রিসেট স্বীকারোক্তি ধারণ করে এবং তারপর রিসেট অপসারণকে ট্রিগার করে (reset_n=1)। আপনি বিকল্প পদ্ধতি ব্যবহার করতে পারেন যা আপনার ডিজাইনের প্রয়োজনের সাথে খাপ খায়।

গুরুত্বপূর্ণ: যেকোনো পরিস্থিতিতে যেখানে অভ্যন্তরীণ সিরিয়াল লুপব্যাক প্রয়োজন, আপনাকে অবশ্যই একটি নির্দিষ্ট ক্রমে F-টাইলের TX এবং RX আলাদাভাবে ছেড়ে দিতে হবে। আরও তথ্যের জন্য সিস্টেম কনসোল স্ক্রিপ্ট পড়ুন।

চিত্র 7. NRZ মোডে সিকোয়েন্স রিসেট করুন

চিত্র 8. PAM4 মোডে সিকোয়েন্স রিসেট করুন

এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস

যদি একটি আইপি কোর সংস্করণ তালিকাভুক্ত না হয়, তবে পূর্ববর্তী আইপি কোর সংস্করণের জন্য ব্যবহারকারীর নির্দেশিকা প্রযোজ্য।

ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি কোর সংস্করণ	ব্যবহারকারীর নির্দেশিকা
21.2	2.0.0	এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা

এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইন এক্স-এর জন্য নথি সংশোধনের ইতিহাসampব্যবহারকারীর নির্দেশিকা

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2021.10.04	21.3	3.0.0	• নতুন লেন রেট সমন্বয়ের জন্য সমর্থন যোগ করা হয়েছে। আরো তথ্যের জন্য, পড়ুন সারণী: আইপি সমর্থিত লেনের সংখ্যা এবং ডেটা হারের সমন্বয়. • বিভাগে সমর্থিত সিমুলেটর তালিকা আপডেট করা হয়েছে: হার্ডওয়্যার এবং সফ্টওয়্যার প্রয়োজনীয়তা. • বিভাগে নতুন রিসেট রেজিস্টার যোগ করা হয়েছে: ম্যাপ নিবন্ধন করুন.
2021.06.21	21.2	2.0.0	প্রাথমিক মুক্তি।

দলিল/সম্পদ

ইন্টেল এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সample [পিডিএফ] ব্যবহারকারীর নির্দেশিকা এফ-টাইল ইন্টারলেকেন ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সample, F-Tile, Interlaken Intel FPGA IP ডিজাইন এক্সampলে, ইন্টেল এফপিজিএ আইপি ডিজাইন এক্সampলে, আইপি ডিজাইন প্রাক্তনampলে, ডিজাইন প্রাক্তনample

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল